Stratix II GX器件的源同步信号I/O标准

Stratix^® II GX器件提供78个接收器和78个发射器通道，源同步信号数据传输速率高达1.25Gbps。Stratix II GX器件支持高速I/O协议要求，例如SPI 4.2、HyperTransport™ 技术、 RapidIO™ 标准、网络处理论坛（NPF）流接口（NPSI）、SFI-4和万兆以太网16位接口（XSBI）等。设计人员可以利用Stratix II GX器件为使用这些I/O协议的器件建立高性能桥接。

随着源同步时钟高速接口向1 Gbps传输速率发展，时钟至通道和通道至通道斜移余量显著减小。为保证允许的斜移范围，设计人员必须精确的设计印刷电路板（PCB），这是因为走线长度的任何不匹配都有可能导致数据的错误传输。抖动、温度和电压变化等其他效应使得问题更加复杂，简单的静态相位对齐技术对问题的解决帮助不大。Altera认识到工程师设计高速数据传输系统时面临的挑战，在Stratix II GX器件中采用了动态相位对齐（DPA）电路，极大的简化了PCB设计，消除了由斜移导致的信号对齐问题。

Stratix II GX DPA

DPA电路将采样时钟与到达数据进行对齐，消除了时钟至通道斜移，如图1所示。

图1. Stratix II GX源同步通道支持1 Gbps

注释：

1. PLL = 锁相环
2. SERDES = 串化器/解串器

动态相位对齐电路采用快速PLL产生的8个相移时钟之一，对到达数据进行采样，通过选择与到达数据中心最靠近的时钟相位，将数据对齐。这种对齐过程持续进行，可补偿时钟和数据信号时序的实时动态变化。

DPA电路支持多种SERDES因子，包括3×至10×模式等。每个通道都含有自己的DPA电路，为每个通道提供独立的数据对齐功能；因此，DPA既可以消除时钟至通道斜移也可以消除通道至通道斜移，如图2所示。

图2. DPA电路的斜移校正

表1总结了Stratix II GX器件的DPA时序规范

差分I/O标准

Stratix II GX源同步电路支持LVDS和HyperTransport差分I/O标准。设计人员在高性能应用中通常采用这些标准，以建立更好的噪声余量、提供更低的电磁辐射（EMI）和更低的功耗。此外，这些标准还支持高速接口标准所需的大数据吞吐量，例如HyperTransport技术、RapidIO标准、NPSI、SPI-4.2、SFI-4、万兆以太网XSBI和UTOPIA Level 4等。表2总结了Stratix II GX器件支持的差分I/O标准、最大性能和应用。