为实现Stratix® II GX FPGA的高性能逻辑架构，Altera通过成熟的TriMatrix™ 存储器结构提供对片内宽带存储器的访问，以及专用存储器接口电路对片外存储器的访问，这些接口电路支持最新的高性能存储器接口。在Stratix器件系列成功基础之上，Altera与一流供应商密切合作，确保用户能够实现最新存储器件与Stratix II GX FPGA的连接。采用Stratix II GX先进的器件特性和定制IP，设计人员能够迅速方便的将多种高密度存储器件集成到复杂的系统设计中，而不会降低性能。
最新的高性能产品架构对系统总存储器带宽的要求越来越高，促使I/O带宽和处理能力进一步发展。针对这些大容量存储器应用，存储器件生产商开发了容量更大、功能更丰富的器件来实现高速数据传输。由于设计人员的应用软件需要存储器能力和特性不断更新，因此存储器类型也越来越多。每种类型的存储器都针对速率、成本或者体积等特定的要求。
为满足这些要求，Stratix II GX器件设计用于支持多种前沿的存储器接口（表1中进行了总结），既可以用作分立器件，也可以用作标准双列直插存储器模块（DIMM）。关于这些存储器类型以及Altera对其支持的详细信息，请访问存储器系统解决方案网页。
| 表1. Stratix II GX器件对高性能外部存储器接口的支持 | |||
| 存储器技术 | I/O标准 | 最大总线宽度 | 最大时钟速率 |
|---|---|---|---|
| 最大时钟速率 (SDR) SDRAM | LVTTL | 72 bits | 200 MHz |
| 最大时钟速率 (DDR) SDRAM | SSTL-2 Class I, II | 72 bits | 200 MHz |
| DDR2 SDRAM | SSTL-18 Class I, II | 72 bits | 267 MHz |
| RLDRAM II | 1.8-V HSTL Class I, II 1.5-V HSTL Class I, II |
36 bits | 300 MHz |
| 四倍数据速率II (QDRII) SRAM | 1.8-V HSTL Class I, II 1.5-V HSTL Class I, II |
36 bits | 250 MHz |
| 零总线回转(ZBT) SRAM | LVTTL | 36 bits | 200 MHz |
性能优化
Stratix II GX器件的设计可实现与外部存储器之间可靠、高速的数据传输。Stratix II GX FPGA系列的存储器时钟速率在不断增加。实现高速接口的关键包括采用专用I/O特性来保证所有的时序要求，以最小的设计努力达到最佳的性能。表2列出了这些特性。
| 表2. Stratix II GX器件I/O特性 | ||
| 特性 | 细节 | 优势 |
|---|---|---|
| 专用数据选通DQS电路 |
|
|
| 专用延时锁定环路（DLL） |
|
|
| 专用延时锁定环路（DLL） |
|
|
| 软接口内核 |
|
|
| 可编程输入延时 |
|
|
图1所示为Stratix II GX FPGA IOE及其DDR功能。
图1. Stratix II GX器件I/O电路
除了I/O特殊接口功能以外，Stratix II GX器件采用表3列出的通用可编程逻辑特性来实现最佳存储器接口性能。
| 表3. Stratix II GX器件特性对外部接口性能的支持 | ||
| 特性 | 细节 | 优势 |
|---|---|---|
| 锁相环（PLL） |
|
|
| Advanced Clock Networks |
|
|
| Multiple I/O Banks |
|
|
针对Stratix II GX器件优化的IP
在IP MegaStore网站上，Altera提供由Altera和Altera® 宏功能合作伙伴计划(AMPPSM) 宏功能合作伙伴计划Quartus® II 软件直观的GUI功能，迅速方便的在其Stratix II GX设计中采用最新的半导体存储器技术。该过程自动配置Stratix II GX器件支持的所有专用外部存储器。对产品及时面市要求较高的设计，存储器控制器IP使设计人员能够将精力集中在产品功能上。
