Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Stratix II GX特性

主页 > 产品 > 器件 > Stratix II (和GX) > Stratix II GX > 特性

下一步

  • 观看网播
  • 下载软件
  • 参加培训
  • 获取设计案例
  • 观看视频

支持

  • 获取器件支持
  • 进入Altera论坛

文档

  • 获取文档资料
  • 获取手册
  • 获取数据手册
  • 订阅电邮新闻
  • 获取产品目录

业界速度最快、密度最大、带有收发器的FPGA

Stratix® II GX FPGA设计用于满足当今宽带数据系统的需求,具有特殊功能,可方便支持多种依靠串行收发器实现物理接口的高速协议。Stratix II GX整合了业界速度最快、密度最高的Stratix II FPGA架构,经过优化的20个622Mbps至6.375Gbps收发器在全部数据范围内具有优异的抖动性能。功耗最佳的收发器具有多级动态控制的预加重和均衡,为标准FR4 PCB结构上高速数据传输提供优异的信号完整性。

表1列出了Stratix II GX 器件的一些关键特性。

表1. Stratix II GX特性一览
特性 说明
收发器技术
即插即用的信号完整性

Stratix II GX FPGA 率先提供自动接收均衡功能,支持对通道特性、卡槽位置、制造容差、芯片工艺、电压和温度变化等均衡设置的连续监视,并能够进行调整。

动态重新配置 Altera 是第一家提供收发器通道重新配置来支持多协议、数据速率和物理介质附加 (PMA) 设置的公司。
收发器技术详细说明 Stratix II GX提供20个全双工通道,工作速率在622 Mbps至6.375 Gbps之间,采用过采样技术,可工作在270 Mbps。Stratix II GX器件经过优化,提供优异的信号完整性,降低了电路板布板风险。
功耗最佳的收发器结构 Stratix II GX的特殊架构可提供低功耗收发器方案。收发器每通道在6.375 Gbps时,功耗为225 mW,3.125 Gbps时,功耗仅为125 mW,不到最相近竞争FPGA的一半。
收发器物理介质附加子层(PMA)详细说明 Stratix II GX PMA子层具有能够提高信号完整性的特性,包括动态控制的预加重、均衡和可配置VOD。收发器还提供多种不同的匹配方案。所有特性都帮助降低了高速PCB布板的设计风险。
收发器物理编码子层(PCS)详细说明 Stratix II GX PCS提供多种数字构建模块,支持业界标准协议,包括PCI Express、千兆以太网(GbE)和XAUI,与IP、工具和参考材料相结合后,为协议实现提供完整的解决方案。
SerialLite II SerialLite II协议是一个小型点对点协议,目的在于实现小型化、低延时和低开销。设计人员在Stratix II GX器件中采用SerialLite II是实现串行I/O标准的低风险途径。
收发器协议 Stratix II GX收发器的硬件IP支持多种PCS协议,包括PCI Express、通用电气接口6-Gbps长距离和短距离(CEI-6G-LR/SR)、串行数字接口(SDI)、XAUI、SONET、Serial RapidIO™、GbE和SerialLite II。

全面的协议解决方案

Stratix II GX FPGA 是 Altera 为关键协议提供的全面解决方案的一部分。解决方案包括器件功能以及IP,辅助材料和特征报告,简化了协议的实现。

最佳的电路板布板解决方案

Stratix II GX FPGA 的体系结构支持多种信号完整性特性,为 PCB 设计人员提供经过优化的电源电路,帮助他们进行设计。开发套件、工具和辅助材料为产品提供支持,降低了电路板设计人员面临的设计风险,缩短了电路板布板时间,从而降低了系统总成本和功耗预算。

源同步信号、宽带I/O和高速接口
Stratix II GX器件的源同步信号I/O标准 Stratix II GX器件支持源同步信号,数据传送速率高达1.25 Gbps。
Stratix II GX动态相位对齐(DPA) Stratix II GX器件具有嵌入式DPA电路,采用源同步信号技术长距离传输信号时,消除了由斜移效应引起的信号对准问题,从而简化了PCB布板。
差分I/O支持 Stratix II GX FPGA为1.25 Gbps数据速率提供高速差分I/O支持,满足新兴I/O接口的高性能需求,包括对LVDS、LVPECL和HyperTransport™ 标准的支持。
Stratix II GX器件的单端I/O标准 Stratix II GX器件支持当今高性能系统所需的宽带、单端I/O接口标准(SSTL、HSTL、PCI和PCI-X)。
源同步协议 Stratix II GX器件支持多种高速接口标准(SPI-4.2、SFI-4、万兆以太网XSBI、HyperTransport、RapidIO和UTOPIA IV),具有很大的灵活性,实现产品及时面市。
信号完整性 IBIS仿真和引脚电容测试表明,Stratix II GX FPGA标准I/O在信号完整性上比Virtex-4高出两倍。
体系结构性能和效率
最快的FPGA性能 Stratix II GX FPGA采用前沿的90nm技术,具有无与伦比的密度和逻辑效率。数字信号处理(DSP)模块和TriMatrix™ 存储器等新的逻辑结构和创新特性以及强大的设计软件工具使Altera能够提供业界有史以来速度最快的FPGA。
密度和逻辑效率 Altera Stratix II GX FPGA具有高达130K的等价逻辑单元(LE)和6.7 Mbits嵌入式RAM,实现了逻辑和收发器的比例均衡,满足了下一代系统的需求。创新的逻辑架构——自适应逻辑模块(ALM),与前代产品系列相比,逻辑占用降低25%,达到了平均50%的性能提高。
高性能体系结构 除了具有革新的逻辑结构以外,高性能Stratix II GX器件架构还含有速度最优的互联和高效时钟网络,实现ALM、TriMatrix存储器模块、DSP模块、锁相环(PLL)和I/O单元(IOE)的互联,达到最佳系统性能。
高达132,540的等价LE和6.7 Mbits嵌入式存储器 Stratix II GX器件的高密度和嵌入式存储器完善了器件架构的带宽和性能。高密度特性使Stratix II GX器件成为ASIC原型化应用的理想选择,能够在ASIC下单前,进行设计验证。
Stratix II GX和Stratix II器件的不同 Stratix II GX基于业界容量最大和速度最快的FPGA架构。它集成了20个高速收发器,可工作在622 Mbps和6.375 Gbps之间。收发器具有多种关键特性,降低了PCB设计风险,简化了对业界标准协议的支持。
Stratix II GX和Stratix GX收发器的不同 Stratix GX收发器具有同类最佳的信号完整性以及优异的抖动性能。Stratix II GX采用这种结构,可支持更高的数据速率,为业界标准协议提供增强支持,包括PCI Express、CEI-6G-LR/SR、SDI、XAUI、SONET、Serial RapidIO、GbE和SerialLite II。
设计安全性
Stratix II GX器件的设计安全性 Stratix II GX器件支持设计安全性,采用128位高级加密标准(AES)算法进行配置比特流加密。
宽带存储器和高速外部存储器接口
Stratix II GX器件的TriMatrix存储器 Stratix II GX FPGA的TriMatrix存储器提供最大6.7 Mbits的RAM。这种高级存储器结构包括三种容量的嵌入式RAM模块——M512、M4K和M-RAM模块,可配置实现多种特性。
Stratix II GX器件的外部存储器接口 Stratix II GX器件提供高级外部存储器接口,使设计人员能够将外部高密度SRAM和DRAM器件集成到复杂的系统设计中,而不会降低数据访问性能。
高性能DSP
Stratix II GX DSP模块 Stratix II GX器件包含高性能嵌入式DSP模块,运行在370MHz,适用于DSP应用。DSP模块消除了计算量较大的性能瓶颈,可以预测其可靠的性能。不必牺牲性能便可节省资源。
Stratix II GX器件的DSP性能 Stratix II GX器件能够比DSP处理器提供更强大的数据处理能力,可实现最佳系统性能。
Stratix II GX器件的软核乘法器 Stratix II GX器件可灵活实现软核乘法器,根据不同数据带宽和延迟进行配置。软核乘法器在DSP模块的基础上,提供非常高的DSP吞吐量。
系统时钟管理
Stratix II GX时钟管理电路 每个Stratix II GX器件具有多达16个的高性能、低斜移全局时钟,可用于高性能时钟功能或者信号全局控制。此外,每个区域的8个本地(局部)时钟将任一区域的时钟数量增加到24个。这种高速时钟网络,与丰富的PLL资源紧密结合,确保大部分复杂设计能够以最小的时钟斜移,实现最佳性能。
Stratix II GX时钟管理特性 Stratix II GX器件具有8个可编程PLL,为实现最佳系统性能提供强大的时钟管理和频率综合能力。PLL具有高端特性,包括时钟转换、PLL重新配置、扩谱时钟、频率综合、可编程相位移动、可编程延迟移动、外部反馈和可编程带宽。这些特性使设计人员能够持续管理Stratix II GX器件的系统时钟。
片内匹配
Stratix II GX器件的片内匹配 Stratix II GX器件具有串行和差分片内匹配,降低了PCB所需的外部电阻数量,简化了电路板布板。
远程系统升级能力
Stratix II GX FPGA的远程系统升级 Stratix II GX器件具有远程系统升级能力,在远端对系统进行安全可靠无误的升级。
自动循环冗余校验
循环冗余校验(CRC) Stratix II GX器件具有自动32位CRC。在Quartus® II 软件中进行简单的单击简化了器件内置CRC的建立和工作。对于单事件失效(SEU),这是最具成本效益的FPGA解决方案。
嵌入式软核处理器
Stratix II GX 器件与Nios® II 处理器 Stratix II GX器件的高级架构与Nios II系列嵌入式处理器相结合,具有无与伦比的处理能力,可满足网络、电信、DSP应用、大容量存储和其他宽带系统的需要。Stratix II GX器件提高了最新Nios II处理器的整体系统性能。
给本页评分


  • 高端 FPGA
    • 关于Stratix系列
    • Stratix IV (E,GX和GT)
      • 简介
        • 体系结构
        • 密度
        • 性能
        • 功耗
      • 收发器(GX)
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix III (L和E)
      • 简介
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix II (和GX)
      • Stratix II
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix II GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
    • Stratix (和GX)
      • Stratix
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
  • 中端FPGA
    • 关于Arria系列
    • Arria II (GX)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场 & 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Arria (GX)
      • 简介
        • 体系结构
        • 软件
      • 收发器
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
  • 低成本FPGA
    • 关于Cyclone系列
    • Cyclone IV (E和GX)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone III(和LS)
      • 简介
        • 体系结构
        • 功耗
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone II
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • Cyclone
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • CPLD
    • 关于MAX系列
    • MAX II (和G, Z)
      • 简介
        • 架构
        • 功耗
        • 独特功能
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • MAX 3000A
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • ASIC
    • 关于Hardcopy系列
    • HardCopy IV (E和GX)
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 开始设计
    • HardCopy III
      • 简介
        • 体系结构
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy II
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy Stratix
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • 特殊市场供货
    • 无铅
      • 文档资料
    • 扩展温度标准
    • 工业温度
    • 军事温度
    • 汽车温度
  • 配置器件
    • 增强型配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • 串行配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • 成熟器件
    • 产品列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻