Stratix® II GX 收发器用于为622 Mbps至6.375 Gbps的高速I/O应用提供强大的解决方案。构建在成功的Stratix GX收发器之上，该低功耗收发器可提供优异的抖动性能，以及多种特性确保信号的完整性。多种新兴协议采用了高速收发器。在此基础上，器件的数字模块还包括了某些特殊特性，简化了标准和定制协议的实施。
收发器关键特性
- 带有CDR的高速串行收发器每通道支持622-Mbps至6.375-Gbps全双工收发器工作
- 器件提供4、8、12、16和20个高速串行收发器通道，串行总带宽（全双工）高达255 Gbps
- 可编程差分输出电压(VOD) 和预加重设置可提高信号完整性
- 带有三个测试访问端口（TAP）的灵活的均衡功能支持17 Db均衡
- 支持时钟数据恢复（CDR）总线标准，包括PCI Express、千兆以太网（GbE）、SDI和Altera的SerialLite II、XAUI、串行RapidIOTM和CEI（OIF 6G）
- 每个发生器和接收器通道关断功能降低了工作停止期间的功耗
- 可选片内匹配电阻提高了各种传输介质上的信号完整性
- 可编程收发器至FPGA接口支持8、10、16、20、32和40位宽数据传送
- 信号丢失接收器指示
- 内建自测试（BIST）
- 热插拔保护电路
- 速率匹配、字节重新排序、比特重新排序、码型探测器和字对齐等支持可编程码型
- 为3G和6G协议提供通用极性反转，并专为PCI Express提供极性反转
- 兼容PCI Express（PIPE）标准、XAUI和GbE物理接口的专用电路
- 内建字节排序使帧或者数据包总是起始于已知的字节通道
- 每个发射器具有两个锁相环（PLL）输入，并具有独立的时钟分频器，为每个发射器提供不同的时钟速率
- 8b/10b编解码器进行8位至10位编码和10位至8位解码
- 相位补偿FIFO缓冲实现收发器模块和逻辑阵列之间的时钟域切换
- 接收器FIFO缓冲重新同步接收数据和本地参考时钟
模块框图
图1所示为Stratix II GX收发器的物理介质附加子层（PMA） 和 物理编码子层（PCS）。根据用户的不同要求，PCS中的模块可旁路。
图1. Stratix II GX收发器PMA和PCS模块框图
Stratix II GX收发器提供专用电路支持工作在固有模式622 Mbps至6.375 Gbps的标准协议。收发器采用过采样，也能够支持低至270 Mbps的数据速率，这对于支持传统协议以及多数据速率的协议非常重要。收发器提供关键构建模块支持多种协议，包括PCI Express、千兆以太网、SDI、Altera的SerialLite II、XAUI、串行RapidIO和CEI（OIF 6G）等，这些协议与Altera®IP相结合，可提供全面的低风险解决方案。
