Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Stratix II 逻辑结构

主页 > 产品 > 器件 > Stratix II (和GX) > Stratix II > 特性 > Stratix II 逻辑结构

Stratix® II 器件新的创新逻辑结构具有无与伦比的性能和逻辑效率。其逻辑结构由称为自适应逻辑模块(ALM)的基本逻辑单元构成。每个ALM含有多种基于LUT(查找表)的资源、两个全加法器、进位链、两个触发器和能够灵活划分为两个自适应LUT(ALUT)的附加增强逻辑。逻辑功能输入达到7个,复杂逻辑算法功能可在一个ALM中实现。

研究表明,在FPGA设计中,输入数量较多的查找表(LUT)能够提供更佳的性能。同时,使用4个或者更少输入阵列的LUT逻辑架构在面积利用上效率更高。Stratix II逻辑结构在这两方面同时达到最佳——其性能能够与基于7输入LUT的FPGA相比,逻辑效率优于采用4输入LUT的可编程器件。图1是单个ALM能够支持的各种LUT配置,表1描述了每个ALM的配置。

图 1. Stratix II ALM配置

图 1. Stratix II ALM配置

表 1. Stratix II ALM配置

Example

Description

Stratix II器件逻辑结构的每个ALM可实现两个独立的4输入(或更少)LUT。该配置后向兼容,适用于将针对传统4输入LUT FPGA优化过的设计移植到Stratix II器件系列。

Stratix II ALM组可将每个ALM配置为一个5输入LUT(5-LUT)和一个3输入LUT(3-LUT)。两个LUT的输入互相独立。3输入LUT可用于实现具有三个或更少输入的任意逻辑功能。因此也支持一个5输入LUT和一个2输入LUT。

Stratix II体系结构中的ALM组每个ALM可配置实现一个5输入LUT和一个4输入LUT。两个LUT必须共用一个输入。5输入LUT最多具有4个独立输入。4输入LUT最多具有3个独立输入。LUT之间共用输入在FPGA设计中比较普遍,Quartus® II软件将自动寻找这种结构方式的逻辑功能。

Stratix II ALM组的每个ALM可实现两个5输入LUT。在这种情况下,LUT之间共用两个输入,每个5输入LUT最多具有3个独立输入。

Stratix II ALM组的每个ALM支持任意6输入逻辑功能。如果有两个6输入功能具有相同的逻辑操作和4个共用输入,那么这两个6输入功能可在一个Stratix II ALM中实现。

例如,一个具有4数据输入线和两组独立选择信号的4×2交叉连接开关在一个Stratix器件中需要4个LE实现。在一个Stratix II器件中,相同的功能只占用一个ALM。再比如,单个Stratix II ALM可实现具有4个共用输入的两个6输入AND门。Stratix器件实现相同的功能则需要三个LE。

在扩展模式下,Stratix II逻辑结构每个ALM可执行多达7输入的逻辑功能。Quartus II软件自动识别可用7输入功能,将其适配到ALM中。关于一个ALM中能够实现的7输入类型的详细信息,请参考Stratix II器件手册。

ALM性能优势

当实现具有大量输入的逻辑功能时,逻辑功能可分解成较小的级联逻辑模块,这些模块受限于FPGA中查找表(LUT)的大小(输入的数量)。每个级联LUT可看作为一个逻辑等级。关键路径上的逻辑等级和可编程布线段数量决定了系统性能。较多的逻辑等级和布线段会有较大的逻辑延时,降低系统性能。

Stratix II ALM远远超出简单的4输入LUT结构,将逻辑容量扩展,可高效构建具有5个或6个输入的任意逻辑功能。请参见图2,对比普通4输入LUT逻辑结构和基于ALM的逻辑结构。当ALM配置为扩展LUT模式时,许多7输入功能可由每个ALM实现。利用ALM来实现具有更多输入数量的功能,Stratix II逻辑结构通过以下措施,平均提高50%的性能:

  • 减少实现全部组合逻辑所需的逻辑等级数量
  • 减少实现4输入LUT所需的额外可编程布线资源
  • 降低对普通布线资源的需求

图 2. Stratix II ALM固有的6输入LUT实现更少的逻辑等级,降低可编程布线延时

图 2. Stratix II ALM固有的6输入LUT实现更少的逻辑等级,降低可编程布线延时

ALM逻辑效率优势

与前代FPGA系列相比,ALM灵活的逻辑结构使Stratix II FPGA在逻辑使用效率上平均高出25%。关键创新点在于Stratix II ALM能够实现两个大小相同或不同的LUT,能够恰当匹配设计中分解成更小和不同大小逻辑模块的组合逻辑。

Quartus II软件可自动利用Stratix II ALM的全部潜力,实现不同大小的LUT。如图3所示,在传统的4输入LUT结构中实现三变量功能时,浪费了第4个没有使用的输入。但是对于一个Stratix II ALM,实现一个3变量功能后,还可以用于实现一个5输入功能。

图 3. Stratix II逻辑效率实例

图 3. Stratix II逻辑效率实例

Stratix II逻辑结构进一步提高了逻辑效率,在一个ALM中可实现两个执行相同逻辑操作的6输入LUT。如图4所示,一个4×2交叉连接开关在普通4输入LUT结构中占用了4个LUT;而相同的设计可由一个Stratix II ALM实现。

图 4. 普通4输入LUT逻辑结构与Stratix II 4×2交叉连接开关逻辑结构

图 4. 普通4输入LUT逻辑结构与Stratix II 4×2交叉连接开关逻辑结构

一个Stratix II ALM中实现宽输入LUT获得的优异性能以及出众的逻辑效率使Stratix II器件系列成为实现高性能和高密度设计的理想选择。关于Stratix II体系结构改进和优势的详细分析,请参考Stratix II器件性能和逻辑效率分析白皮书。关于Stratix II和Virtex体系结构的详细分析,请参考Stratix II和Virtex体系结构逻辑结构对比白皮书。

相关链接

  • 通过三个步骤实现更高性能
  • Stratix II性能
  • Stratix II密度和逻辑效率
  • Stratix II嵌入式加法器电路
  • Stratix II设计构建模块性能
  • Stratix II DSP性能白皮书
  • 通用数字QAM调制器白皮书
  • 在Stratix II器件中进行流量管理白皮书
给本页评分


  • 高端 FPGA
    • 关于Stratix系列
    • Stratix IV (E,GX和GT)
      • 简介
        • 体系结构
        • 密度
        • 性能
        • 功耗
      • 收发器(GX)
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix III (L和E)
      • 简介
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix II (和GX)
      • Stratix II
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix II GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
    • Stratix (和GX)
      • Stratix
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
  • 中端FPGA
    • 关于Arria系列
    • Arria II (GX)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场 & 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Arria (GX)
      • 简介
        • 体系结构
        • 软件
      • 收发器
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
  • 低成本FPGA
    • 关于Cyclone系列
    • Cyclone IV (E和GX)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone III(和LS)
      • 简介
        • 体系结构
        • 功耗
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone II
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • Cyclone
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • CPLD
    • 关于MAX系列
    • MAX II (和G, Z)
      • 简介
        • 架构
        • 功耗
        • 独特功能
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • MAX 3000A
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • ASIC
    • 关于Hardcopy系列
    • HardCopy IV (E和GX)
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 开始设计
    • HardCopy III
      • 简介
        • 体系结构
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy II
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy Stratix
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • 特殊市场供货
    • 无铅
      • 文档资料
    • 扩展温度标准
    • 工业温度
    • 军事温度
    • 汽车温度
  • 配置器件
    • 增强型配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • 串行配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • 成熟器件
    • 产品列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻