Stratix II器件中的软乘法器

Altera正在申请专利中的“软乘法器”实现使用Stratix™ II器件中的TriMatrix™存储块，适用于需要大量乘法器的应用如第三代（3G）基站和图像处理应用。这些软乘法器可以配置为不同的延迟、存储器和乘法器大小，这使得设计者能够定制数字信号处理（DSP）系统的实现，以符合特定DSP应用的需求。

软乘法器的实现是基于乘法操作的查找表（LUT），其中LUT在存储器中实现。Stratix II器件具有多功能DSP块，它支持多达384个高性能18×18乘法器。设计者也能够在Stratix II器件中的M4K和M512存储块中实现软乘法器。

软乘法器可以配置为不同的数据大小，在16×16模式下能提供多达962个乘法器。加上DSP块中的384个乘法器，Stratix II器件能提供令人吃惊的1346个乘法器，是实现分布式算术计数及回波抵消、多用户检测和波束赋形等多通道应用的理想方案。利用DSP块和软乘法器，Stratix II器件能在FPGA中提供高效的乘法器带宽。

图1是在Stratix II器件中用M4K存储块的有限冲激响应（FIR）滤波器实现。类似的实现也可以使用Stratix II器件中的M512块。

图1. 在M4K块中FIR滤波器的分布式算术实现

软乘法器可在Stratix II器件中用M4K和M512块实现。表1归纳了Stratix II器件中16×16软乘法器的数量。

注释：

1. 使用软乘法模式下16×16乘法器的数量
2. 系数总和假定不超过18比特

设计人员可以在未使用的TriMatrix存储器中使用软乘法器，将设计装配到更小的器件中。这意味这设计人员可将DSP块和软乘法器相结合，优化设计的性能和灵活性，并降低成本。

相关链接

• Stratix II器件中的DSP块
• AN 306: Techniques for Implementing Multipliers in Stratix, Stratix GX & Cyclone Devices