Stratix II 器件系列简介
Stratix® II 器件建立在1.2V、90nm、SRAM工艺之上,能够为您提供多种选择,以达到您高性能、高密度逻辑的要求:
-
15,600至179,400等价逻辑单元(LE)
-
高达9 Mbits的片内RAM
-
用户I/O引脚达到1,170
-
高度优化的 数字信号处理(DSP)模块中(18×18)嵌入式乘法器数量达到384个
-
- HardCopy® II 结构化ASIC实现低风险低成本移植途径
详细了解带有嵌入式高速收发器的器件,请访问Stratix II GX系列主页。
详细了解 Altera® 65nm Stratix III 系列器件,请访问Stratix III 主页。
表1列出了Stratix II器件系列型号和特性。表2简单介绍了Stratix II器件的封装和I/O引脚数量。
|
表1. Stratix II器件简介 |
| 特性 |
器件 |
| EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
| 自适应逻辑模块(ALM) (1) |
6,240 |
13,552 |
24,176 |
36,384 |
53,016 |
71,760 |
| 等价逻辑单元(LE) (1) |
15,600 |
33,880 |
60,440 |
90,960 |
132,540 |
179,400 |
| M512 RAM模块(512 Bits+校验) |
104 |
202 |
329 |
488 |
699 |
930 |
| M4K RAM模块(4 KBits +校验) |
78 |
144 |
255 |
408 |
609 |
768 |
| M-RAM模块(512 KBits +校验) |
0 |
1 |
2 |
4 |
6 |
9 |
| RAM总容量(位) |
419,328 |
1,369,728 |
2,544,192 |
4,520,448 |
6,747,840 |
9,383,040 |
| DSP模块 |
12 |
16 |
36 |
48 |
63 |
96 |
| 嵌入式乘法器 (2) |
48 |
64 |
144 |
192 |
252 |
384 |
| 嵌入式乘法器(PLL) (3) |
6 |
6 |
12 |
12 |
12 |
12 |
| 最大用户I/O引脚数量 |
366 |
500 |
718 |
902 |
1,126 |
1,170 |
| 供货时间 |
现在 |
现在 |
现在 |
现在 |
现在 |
现在 |
表1的注释:
- 每个ALM等价于2.5个逻辑单元(LE)。
- Stratix II器件中的每个DSP模块可实现4个18×18乘法器或者一个36×36乘法器。要得到每个器件中36×36乘法器的总数量,将18×18乘法器的总数除以4即可。
- 包括快速和增强PLL。
| 表2. Stratix II器件封装和最大用户I/O引脚数 |
封装大小
(mm x mm) |
器件 |
| EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
484-Pin FineLine BGA® (FBGA) Package
(23 x 23) |
342 |
342 |
334 |
|
|
|
484-Pin Hybrid FBGA
(27 x 27) |
|
|
|
308 (1) |
|
|
672-Pin FBGA
(27 x 27) |
366 |
500 |
492 |
|
|
|
780-Pin FBGA
(29 x 29) |
|
|
|
534 (1) |
534 (1) |
|
1,020-Pin FBGA
(33 x 33) |
|
|
718 |
758 |
742 |
742 |
1,508-Pin FBGA
(40 x 40) |
|
|
|
902 |
1,126 |
1,170 |
注释:
用户I/O数量为初步设计,可能会更改。
联系Altera
Altera专门通过销售代表和分销商发售包括Stratix II FPGA在内的可编程逻辑器件(PLD)和开发软件订购。请联系下面列出的您所在地的销售代表或者分销商。
相关链接
|

下一步

支持
文档
|