Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Stratix III 系列的体系结构

主页 > 产品 > 器件 > Stratix III (L和E) > 简介 > Stratix III 系列的体系结构

下一步

  • 观看网播
  • 下载软件
  • 参加培训
  • 获取设计案例
  • 观看视频
  • 获取参考设计

支持

  • 获取器件支持
  • 购买开发套件
  • 进入Altera论坛

文档

  • 获取文档资料
  • 获取手册
  • 获取数据手册
  • 获取白皮书
  • 订阅电邮新闻
Overview End Markets & Applications Design Resources Literature Getting Started

Stratix® III FPGA的核心结构建立在创新的逻辑单元上,即自适应逻辑模块(ALM),ALM通过MultiTrack互联结构进行连接,实现逻辑、算法和寄存器功能。采用了ALM和MultiTrack互联体系结构,Stratix III成为有史以来速度最快,容量最大的FPGA。

自适应逻辑模块

每个ALM含有8个分段式逻辑结构输入,支持:

  • 完整的6输入查找表(LUT)和可选7输入LUT
  • 两种独立输出可进行小容量 LUT 的多种组合,提高了逻辑组合效率。
  • 不需要其他资源,可实现复杂的逻辑算法功能。

图1.Stratix III 器件的ALM

Figure 1. Stratix III Device ALM

表1详细说明了Stratix III ALM的特性和优点。

表1.  Stratix III ALM的特性和优点

每个ALM提供的资源

优点

8 输入分段式 LUT

  • 实现完整的6输入逻辑函数,可选择7输入函数,或者分成更小的独立LUT,例如2个独立的4输入LUT。
  • Quartus® II 软件设计套件集成了这种分段式功能,针对性能、效率、功耗和面积进行了优化(更大的逻辑容量、更少的无用逻辑)。

两个嵌入式加法器

  • 每个ALM支持两位加法,或者一个三位加法,不需要其他资源。
  • 由同一ALM产生操作数,不需要其他逻辑。

两个寄存器

  • 最佳寄存器逻辑比,确保器件不受寄存器限制。
  • 丰富的寄存器资源,适用于需要大量寄存器的应用以及高性能流水线设计。

两路输出

  • 可以在单个ALM两路输出之间灵活的划分输入,较宽的输入运行较快,较窄的输入以更高的效率使用其他资源。

MLAB

  • Stratix III FPGA内核采用的新技术是第二代逻辑阵列模块(LAB),即MLAB,可以用作普通ALM,也可以配置为简单的双端口SRAM模块。
  • MLAB 作为TriMatrix存储器技术的一部分,可以配置为64x10或者32x20简单双端口SRAM模块。MLAB针对滤波延时线、FIFO小缓冲和移位寄存器进行了优化,最大性能达到600MHz时钟速率。

参考Stratix III 器件手册Logic Array Blocks & Adaptive Logic Modules chapter获得更多信息.

MultiTrack互联

Stratix III FPGA利用了MultiTrack互联技术,其性能最佳的连续布线实现了各个设计模块内部和模块之间的通信。

图2中的MultiTrack互联技术用于Altera Stratix FPGA系列,可以:

  • 提供业界最佳互联,与竞争方案相比,单跳逻辑是其5倍。
  • 以更少的互联访问更多的周围LAB,从而提高了性能,降低了功耗。
  • 避免了区域拥塞,提供更好的逻辑组合。

图2.Stratix FPGA系列MultiTrack互联结构

图2.Stratix FPGA系列MultiTrack互联结构

参考Stratix III 器件手册MultiTrack Interconnect chapter 获得更多信息.

Stratix III 体系结构的优势

分段式LUT、两个全加器、两个寄存器以及其他的逻辑增强功能使ALM能够划分为效率很高的两个独立LUT,从而使Stratix III 成为速度最快,容量最大的(没有逻辑浪费)FPGA。

  • Stratix III FPGA比前一代Stratix II FPGA快35%
  • Stratix III FPGA比最相近的竞争逻辑单元快出一个速率等级,逻辑多出80%,效率更高。
  • 与Quartus II 软件完全集成,充分利用ALM中的8输入分段式LUT以及Stratix II FPGA的布线互联结构。

表2提供了关于Stratix III FPGA更多信息的链接。

表2. 详细了解Stratix III FPGA
Topic Description
Stratix III 和Virtex-5对比 Stratix III —世界上速度最快的 FPGA
Stratix III —世界上容量最大的FPGA
Stratix III 和Virtex-5逻辑效率对比
白皮书 Stratix III 可编程功耗 (PDF)
Stratix III FPGA对比Xilinx Virtex-5器件: 体系结构和性能比较
技术文档 Stratix II 逻辑和布线体系结构(PDF) (Stratix III 体系结构基础)
使用自适应逻辑模块提高FPGA的性能和面积 (PDF)
分段式FPGA逻辑单元(PDF)
体系结构
ALM 逻辑结构的8输入分段式LUT
DSP 模块
TriMatrix存储器
外部存储器接口
给本页评分


  • 高端 FPGA
    • 关于Stratix系列
    • Stratix V (E, GX, GS, GT)
      • 简介
      • 收发器(GX, GS, GT)
      • 文档资料
    • Stratix IV (E,GX和GT)
      • 简介
        • 体系结构
        • 密度
        • 性能
        • 功耗
      • 收发器(GX)
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix III (L和E)
      • 简介
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Stratix II (和GX)
      • Stratix II
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix II GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
    • Stratix (和GX)
      • Stratix
        • 简介
        • 设计工具
        • 特性
        • 文档资料
      • Stratix GX
        • 简介
        • 设计工具
        • 特性
        • 文档资料
  • 中端FPGA
    • 关于Arria系列
    • Arria II (GX和GZ)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场 & 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Arria GX
      • 简介
        • 体系结构
        • 软件
      • 收发器
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
  • 低成本FPGA
    • 关于Cyclone系列
    • Cyclone IV (E和GX)
      • 简介
        • 体系结构
        • 功耗
      • 收发器
      • 最终市场和应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone III(和LS)
      • 简介
        • 体系结构
        • 功耗
      • 最终市场应用
      • 设计资源
      • 文档资料
      • 开始设计
    • Cyclone II
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • Cyclone
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • CPLD
    • 关于MAX系列
    • MAX II (和G, Z)
      • 简介
        • 架构
        • 功耗
        • 独特功能
      • 应用
      • 设计资源
      • 文档资料
      • 开始设计
    • MAX 3000A
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • ASIC
    • 关于Hardcopy系列
    • HardCopy V
    • HardCopy IV (E和GX)
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 开始设计
    • HardCopy III
      • 简介
        • 体系结构
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy II
      • 简介
        • 功耗
        • SEU
        • 性能
      • 最终市场应用
      • 文档资料
      • 开始设计
    • HardCopy Stratix
      • 简介
      • 设计资源
      • 特性
      • 文档资料
  • 特殊市场供货
    • 无铅
      • 文档资料
    • 扩展温度标准
    • 工业温度
    • 军事温度
    • 汽车温度
  • 配置器件
    • 增强型配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
    • 串行配置器件
      • 简介
      • 设计工具
      • 特性
      • 文档资料
  • 成熟器件
    • 产品列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻