Stratix IV FPGA 高性能DSP特性

Stratix^® IV FPGA是满足高性能数字信号处理(DSP)系统需求的优秀解决方案。与DSP处理器相比，Stratix IV FPGA具有以下特性：

更强的DSP性能
更低的成本
更低的功耗
更小的电路板面积
更加灵活的平台

表1说明了怎样使用一片Stratix IV FPGA来替代多个DSP处理器。

Specification	Stratix IV EP4SGX70	德州仪器C64x
*表1.Stratix IV FPGA和性能最好的*DSP处理器的对比
时钟频率	400 MHz ( 最大 550 MHz)	1.2 GHz
器件数量	1	30
总GMACS ⁽¹⁾	153 (EP4SGX230 最大为 708)	144
总功耗	~3 瓦	~68 瓦 30 x (1.76W 内核 + 0.53W I/O) @ 50% 逻辑占用
电路板总面积	~1,225 mm²	~ 15,000 mm²
总成本	$209 (1 x $209 @ 1 K units)	$9,000 (30 x $300 @ 1 K units)

注释：

GMACS = 每秒十亿次乘累加运算

Stratix IV FPGA完成了繁重的DSP任务

您可以利用 Stratix IV FPGA ，把它们作为 FPGA 协处理器来实现完整的大吞吐量 DSP 系统。在协处理器应用中， Stratix IV FPGA 加速实现对性能要求较高的 DSP 功能，否则这些功能会占用大量的主处理器处理资源，降低整个系统的性能。

用作协处理器时， Stratix IV FPGA 将无线、广播、医疗成像和军事系统中复杂的计算任务从主处理器中卸载，从而提升了系统整体性能。

Altera 提供各种支持服务、工具和开发平台，在 Stratix I V FPGA 中实现 DSP 设计。您可以在 MathWorks 提供的业界最好的 MATLAB 和 Simulink 工具基础上，利用 Altera 数据流体系结构开发工具 DSP Builder，在 Stratix IV FPGA 中迅速开发用户定义的 FPGA 协处理器。

一旦协处理器体系结构建立之后，它会自动在Altera^® Stratix I V FPGA中实现，或导出到 Altera 的 SOPC Builder 系统开发工具中，进一步集成到整个系统结构中。

Altera还提供DSP开发套件，用于设计原型阶段，在硬件中验证DSP系统。

灵活的平台

Stratix IV FPGA 支持小型器件到大型器件的纵向封装移植。一个单板设计能够灵活的在小型 Stratix IV FPGA 中实现，例如 EP4SGX70 ，也可以在业界性能最好的 40-nm FPGA 中实现，完成 DSP 处理功能，例如 EP4SGX230。EP4SGX230 达到了 700 GMACS/秒。之所以能够如此灵活，原因在于 Stratix IV FPGA 系列内在的并行处理特性。表 2 说明了小型 Stratix IV FPGA 实现的 DSP 性能。

规范	Stratix IV EP4SGX230
表2.Stratix IV DSP 模块并行处理性能
18 x 18 乘法器总数量	1,288
最大时钟频率	550 MHz
最大性能	1,288个乘法器，550 MHz = 708 GMACS

Stratix IV FPGA 适合视频和图像处理、高速数字通信以及其他高性能 DSP 等应用。Altera Stratix IV 器件中经过优化的 DSP 模块结合 TriMatrix 存储器以及自适应逻辑模块(ALM)，实现了业界性能最好的 DSP。

Stratix IV 具有非常高的 DSP 吞吐量——达到 700 GMACS，比目前市场上所有单片 DSP 处理器高几个数量级，能够轻松满足表 3 中新兴标准和协议的要求。

特性	军事应用	图像处理	通信
*表3. Stratix IV DSP模块能够实现的DSP应用*
特性	雷达/声纳	广播和医疗	无线
算法和函数	滤波变换调制	滤波压缩缩放	码片速率处理均衡数字 IF (DDC、DUC)
标准和协议	-	JPEG 2000 H.264 WM9	HSDPA、 HSUPA MBMS、 EDCH CDMA 2000、 1x EVDV OFDMA WiMAX (802.16d/e)

DSP模块的详细信息

Stratix IV DSP 模块采用了高性能芯片体系结构，具有很强的可编程能力，为多种应用提供最佳处理功能。每个 DSP 模块含有 8 个 18×18 乘法器，以及寄存器、加法器、减法器、累加器和求和单元，这些都是典型 DSP 算法中常用的功能。DSP 模块支持可变位宽和各种取整饱和模式，有效地满足了您的应用需求。请参考图1。

图 1. DSP模块体系结构

Figure 1. DSP Block Architecture

表4所示为Stratix IV FPGA的DSP资源。

Stratix IV 系列型号	器件	乘法器
表 *4. Stratix IV FPGA DSP* 资源
Stratix IV 系列型号	器件	9 x 9	12 x 12	18 x 18	18 x 36	36 x 36	18 x 18 复数	单精度浮点	双精度浮点
Stratix IV GX	EP4SGX70	384	384	384	192	96	96	96	38
	EP4SGX110	512	512	512	256	128	128	128	51
	EP4SGX230	1,288	1,288	1,288	644	322	322	322	128
	EP4SGX290	800	800	832	416	208	208	208	83
	EP4SGX360	1,040	1,040	1,040	520	260	260	260	104
	EP4SGX530	1,024	1,024	1,024	512	256	256	256	104
Stratix IV E	EP4SE110	512	512	512	256	128	128	128	51
	EP4SE230	1,288	1,288	1,288	644	322	322	322	128
	EP4SE290	800	800	800	400	200	200	200	80
	EP4SE360	1,040	1,040	1,040	520	260	260	260	104
	EP4SE530	1,024	1,024	1,024	512	256	256	256	102
	EP4SE680	1,360	1,360	1,360	680	340	340	340	136

和前代 Stratix 器件一样，Quartus^® II 软件利用 HDL 和 DSP 专业开发工具和库，继续为 DSP 算法到 Stratix IV ALM 架构、 TriMatrix 存储器和 DSP 模块提供最佳映射。

相关链接

给本页评分

Stratix IV FPGA 高性能DSP特性

下一步

支持

文档

Stratix IV FPGA完成了繁重的DSP任务

灵活的平台

DSP模块的详细信息