Stratix IV GX和HardCopy IV GX收发器简介
带有嵌入式收发器的 Stratix® IV GX FPGA 和 HardCopy® IV GX ASIC 突破了高端应用的系统带宽和功效限制，帮助您进行彻底的创新。收发器基于 40-nm 技术，其丰富的特性确保了背板和芯片至芯片应用中优异的抖动性能以及出色的信号完整性。在成功的 Stratix II GX 收发器基础上， Stratix IV GX FPGA 和 HardCopy IV GX ASIC 收发器支持新兴的标准和专用串行协议。您可以配置收发器中的几个数字模块以简化这些协议的实现。
收发器关键特性
- Stratix IV GX FPGA 中的 32 个收发器具有时钟数据恢复 (CDR) 功能，支持 600 Mbps 到 8.5 Gbps 的数据速率，以及另外 16 个带有 CDR 的收发器，支持 600 Mbps 到 3.2 Gbps 的数据速率
- HardCopy IV GX ASIC 中的 16 个带有 CDR 的收发器，支持 600 Mbps 至 6.5+ Gbps 的数据速率，以及另外 8 个带有 CDR 的收发器，支持 600 Mbps 到 3.2 Gbps 的数据速率
- 动态 可编程差分输出电压 (VOD) 和预加重设置提高了信号完整性
- 用户控制或者自适应 4 级接收器均衡，最大 17dB 增益，补偿物理介质中和频率相关的损耗
- 支持基于 CDR 的串行标准，包括 PCI Express、Serial RapidIO®、千兆以太网 (GbE)、 XAUI/HiGig、光互联论坛 (OIF) CEI-6G、Interlaken、SFI-5、GPON、 SONET、CPRI、OBSAI、光纤通道、HyperTransportTM、SDI 和 Altera 的 SerialLite II
- 支持单宽和双宽基本模式，以实现定制协议。
- 每个发射器和接收器通道关断功能降低了工作停止期间的功耗
- 可选片内匹配电阻提高了各种传输介质上的信号完整性
- 可编程收发器至 FPGA 接口支持 8、10、16、20、32和40位宽数据传送
- 接收器信号丢失指示
- 内置自测试 (BIST)
- 带有热插拔保护电路的即插即用信号完整性
- 收发器动态重新配置，不需要对 FPGA 重新编程，在同一通道上支持多种协议和数据速率
- 每个发射器具有两个锁相环 (PLL) 输入和独立的时钟分频器，为每个通道提供不同的时钟速率
- 为基本模式提供通用极性反转，专为 PCI Express 提供极性反转
- 支持可编程模式的速率匹配器、模式探测器，以及字对齐功能
- 兼容 PCI Express (PIPE) 标准、XAUI 和 GbE 物理接口的专用电路
- PIPE 接口直接连接嵌入式 PCI Express Gen1 (2.5 Gbps) 和 Gen2 (5.0 Gbps) 硬核 IP 或者软核 IP
- 内置字节排序使帧或者数据包总是起始于已知的字节通道
- 8b/10b 编解码器进行 8 位至 10 位编码和 10 位至 8 位解码
- 接收器速率匹配 FIFO 缓冲重新同步接收数据和本地参考时钟
- 相位补偿 FIFO 缓冲实现收发器模块和逻辑阵列之间的时钟域切换
结构图
图 1 所示为Stratix IV GX FPGA和HardCopy IV GX ASIC收发器结构图，都含有物理介质附加(PMA)和物理编码子层(PCS)。根据用户需要，可以旁路 PCS 中的模块。
图 1. Stratix IV GX 和 HardCopy IV GX 收发器、PMA 和 PCS 结构图
查看详图
Stratix IV GX 收发器提供专用电路支持工作在固有模式 622 Mbps 至 8.5 Gbps 的标准和专用协议。HardCopy IV GX 收发器支持固有模式 600 Mbps 至 7 Gbps 工作。收发器采用过采样，也能够支持低至 270 Mbps 的数据速率，这对于支持传统协议以及多数据速率的协议非常重要。Stratix IV GX FPGA 和 HardCopy IV GX ASIC 收发器与 Altera® 知识产权(IP)相结合，能够为串行协议实现提供完整的低风险解决方案。
相关链接
Stratix IV GX 和 HardCopy IV GX 协议支持
|
文档资料
> 
下一步