• 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Stratix V FPGA：为带宽而打造

主页 > 产品 > 器件 > Stratix V FPGA：为带宽而打造

下一步

文档

Stratix V FPGAs: Built for Bandwidth

显示全部 / 隐藏全部

Altera 28-nm Stratix® V FPGA在高端应用中实现了业界最大带宽和最高系统集成度，非常灵活，降低了成本和总功耗。

Stratix V FPGA 的优点
  • Stratix V FPGA 的优点
    • 高功效收发器突破了带宽
        • 集成28-Gbps和12.5-Gbps收发器，与前一代器件相比，收发器功耗降低了50％。
        • 800 MHz的7 x72 DDR3存储器接口
        • 1,840 GMACS信号处理性能
        • PCI Express Gen3, Gen2, Gen1硬核知识产权(IP)支持
        • 内核和收发器中的嵌入式HardCopy®模块和集成硬核IP，增强了关键数据通路元件，避免了系统瓶颈。
    • 单芯片提高集成度，降低了成本
        • 提高了密度，没有成本和功耗代价。这通过嵌入式HardCopy模块来实现，提供14M ASIC逻辑门或者另外的700K逻辑单元。模块增强了标准功能或者需要大量逻辑的功能，支持PCI Express Gen3/2/1等接口协议以及40G/100G/400G等专用功能。
        • 部分重新配置功能，帮助您减小FPGA体积，节省了电路板面积、成本和功耗。
        • 分段式锁相环(fPLL)提供更灵活的时钟，替代板上压控晶体振荡器(VCXO)。
        • 在收发器中提供集成电信号散射补偿(EDC)功能，与光模块链接时不需要外部PHY。
    • 提高设计灵活性
        • 用户友好而且使用方便的精细粒度部分重新配置功能，您可以随时修改内核功能。
        • 动态重新配置收发器，使您很容易支持多种协议、数据速率和物理介质附加子层(PMA)设置。
        • 使用应用中现有PCI Express链路，通过PCI Express进行配置，降低了电路板设计的复杂度。
    • 降低系统功耗

        • 与前几代器件相比，Stratix V FPGA通过关键技术，总功耗降低了30%：

        • 专利可编程功耗技术，提高了内核性能，同时降低了功耗。
        • TSMC 28-nm高K金属栅极高性能工艺，针对低功耗进行了优化。
        • 0.85-V内核电压
        • 部分重新配置
        • 嵌入式HardCopy模块和集成内核，以及收发器硬核IP。

    对于大批量产品，采用Stratix V FPGA进行原型开发，将设计移植到低风险、低成本HardCopy V ASIC。您能够将功耗降低50％，提高性能。

    表1.Stratix V系列型号
    型号 说明
    Stratix V GT FPGA

    提供28-Gbps收发器，适用于需要超宽带和超高性能的应用，例如，40G/100G/400G应用。
    Stratix V GX FPGA

    集成12.5-Gbps收发器，支持背板和光模块，适用于高性能、宽带应用。
    Stratix V GS FPGA

    集成12.5-Gbps收发器，支持背板和光模块，适用于高性能精度可调数字信号处理(DSP)应用。
    Stratix V E FPGA

    在高性能逻辑架构上提供1百多万个逻辑单元，适用于ASIC原型开发。

    图1.Stratix V体系结构和特性

    Figure 1. Stratix V Architecture and Features

    表2.Stratix V型号对比
    特性 Stratix V E Stratix V GS Stratix V GX Stratix V GT

    高性能自适应逻辑模块

    		 Check Check Check Check

    精度可调DSP模块 (18x18)

    		 1,060 3,680 738 684

    M20K存储器模块

    		 2,100 1,955 2,583 2,508

    外部存储器接口

    		 Check Check Check Check

    部分重新配置

    		 Check Check Check Check

    fPLL

    		Check Check Check Check

    设计安全性

    		 Check Check Check Check

    减小SEU

    		 Check Check Check Check

    PCIe Gen 3, Gen2, Gen1硬核IP模块

    		 - Up to 2 Up to 4 1

    嵌入式HardCopy模块和硬核IP

    		 Check Check Check Check

    收发器 (1)

    		 - 12.5 Gbps / 27 12.5 Gbps / 66 28 Gbps / 4
    12.5 Gbps / 32

    注释：

    • 收发器通道数据速率/数量
    Stratix V FPGA 应用
  • Stratix V FPGA 应用

      • Stratix V FPGA解决了各行业应用中的设计挑战。展开以下章节，了解规范应用的详细信息。

    • 100-Gb光传送网(OTN)复用转发器

        • 100-Gb Optical Transport Network (OTN) Multiplexed Transponder

        • 提供连续数据范围在600 Mbps到12.5 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口。
        • 44个独立发送时钟域，提高了时钟灵活性。
        • 收发器集成电信号散射补偿(EDC)功能，可直接驱动光模块(SFP+、SFP、QSFP、CFP)。
        • 支持下一代光接口的28-Gbps收发器
        • 替代外部压控晶体振荡器(VCXO)的高级fPLL

        如果需要了解详细信息，请阅读在28-nm FPGA上实现100-Gbit OTN复用转发器解决方案 (PDF)白皮书。

    • 100G以太网(GbE)线路卡

        • 100 Gigabit Ethernet (GbE) Line Card

        • 支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模块，从而提高系统集成度。
        • 宽带数据缓冲，提供1,600-Mbps外部存储器接口。
        • 数据包处理和流量管理功能的高效实现。
        • 更高的系统性能，同时保持功耗和成本预算不变。

        如果需要了解详细信息，请阅读在28-nm FPGA上解决100-GbE线路卡设计挑战 (PDF)白皮书。

    • 交叉矩阵和背板交换架构

        • Crossbar and Backplane Switch Fabric

        • 66个相同的宽带收发器，覆盖600 Mbps到12.5 Gbps连续数据速率范围。
        • 内置高级信号调理电路，可直接驱动10GBASE-KR背板。
        • 部分和动态重新配置功能，灵活的支持各种线路卡接口。
        • 更高的集成度，适用于实现调度功能。

        如果需要了解详细信息，请阅读在28-nm FPGA上实现集成100-GbE交换解决方案 (PDF)白皮书。

    • 军事雷达应用

        • Military Radar Application

        • 高效的浮点乘法，高达1,000 GFLOPS。
        • 更高的信号处理带宽，高达1,840 GMACS。
        • 自动单事件干扰(SEU)探测和纠正。
        • 设计安全和增强高级加密标准(AES)算法，256位易失和非易失密钥。
        • Quartus® II 软件提供的高效能工具，包括DSP Builder高级模块库和渐进式编译功能。

        如果需要了解详细信息，请参考Altera军事雷达和传感器解决方案。

    • RF卡和通道卡

        • RF Card and Channel Card

        • 更少的数据通道，每个通道更高的吞吐量，节省了电路板面积，降低了功耗和成本。
        • 进一步提高集成度，减小了系统延时，增强了系统性能和可靠性。
        • 更高的DSP和存储器逻辑比，突出设计优势。
        • 与竞争产品相比，更大的MIMO和带宽密度。
    • 演播视频服务器

        • Studio Video Server

        • 同类最佳的串行数字接口(SDI)解决方案。
        • 通过用户友好的部分重新配置功能，支持多个CODEC。
        • 自然支持10位，实现最佳存储器设计。
        • 更高的乘法器和存储器逻辑比，更高效的处理视频。
        • 通过CODEC和1080p视频工作台IP内核提供全面的解决方案。

    相关链接

     
    给本页评分


  • 高端 FPGA
  • 中端FPGA
  • 低成本FPGA
  • CPLD
  • ASIC
  • 特殊市场供货
  • 配置器件
  • 成熟器件
    • 请填写反馈意见