Stratix™ GX架构有两个很清晰的功能区，它们之间能够无缝地协同工作：千兆位收发器功能块通用FPGA逻辑阵列。见图1。
图1. Stratix GX架构
3.125 Gbps 收发器技术
高性能可编程Stratix GX架构包括多达20个独立的全双工通道，支持高达3.125Gbps的串行比特速率。千兆位收发器功能块是为诸如10Gbit以太网XAUI、千兆以太网、InfiniBand和SONET/SDH等基于编码时钟数据恢复（CDR）接口优化的，支持迅速涌现的新兴高速大数量应用。
每个千兆位收发器功能块有电路确保数据平滑无缝地从该模块至器件其余模块进行处理和操作。这个电路防止出现降低性能和数据带宽的数据瓶颈。逻辑阵列和千兆位收发器功能块能够以8，10，16或20位总线进行数据交换。
千兆位收发器模块有串行/解串行（SERDES）和复用/解复用电路，它们能将高速串行输入比特流转换为适合于逻辑阵列处理的宽度和频率。另外，每个千兆位收发器功能块都有锁相环，能够倍增和倍减输入参考时钟来串行和解串行输出和输入数据。PLL也为千兆为收发器功能块内的功能模块提供时钟信号。该架构消除了逻辑阵列和千兆位收发器功能块外部参考时钟之间微小的相位和频率差。
最大的互连性能
Stratix GX器件和Stratix器件一样，拥有带DirectDrive™的MultiTrack™互连技术。MultiTrack互连由不同长度的连续的性能优化的走线组成，用于不同设计模块之间的通信。DirectDrive技术是专利确定走线技术，它确保了无论功能位于器件什么位置，都具有一致的走线资源。该技术消除了通常由于设计改变和添加而导致的耗时的系统重新优化过程，从而大大地简化了模块化设计的系统集成过程。
这两个结构的先进性为设计提供了自由添加，修改和移动设计不同部分而不影响设计性能的技术。
满足某些需求的时钟网络
器件内分布着先进的小偏移时钟网络，每个区域提供了多达22个时钟域。这是对MultiTrack互连结构的补充。每个Stratix GX器件具有多达16个全局时钟网，能够覆盖整个的通用逻辑阵列，馈入所有的构造结构中。内部路径、PLL输出或器件输入管脚都能够驱动驱动全局时钟。此外，你能用全局时钟作为其它有大扇出的全芯片信号，如异步清除和时钟使能，如图2所示。
图2：Stratix GX全局时钟分布
内部逻辑、PLL输出或器件输入管脚都能够驱动器件每个象限的四个区域时钟网络。这些时钟网络具有所在象限内偏移最小且最短的路径，是本地功能的理想时钟。
Stratix GX器件在更大器件内各象限或半象限为大扇出信号提供了快速的区域时钟网络。外设I/O总线上不同的输入管脚或信号能够驱动这些时钟网络。
每个器件有多达40个独立时钟网络，任何点可以被22个独立时钟驱动。
Stratix GX千兆位收发器功能块处理具有上述的时钟网络之外，还具有独立的时钟分布自由，支持连接器件逻辑阵列的时钟资源。该架构确保了最灵活的参考时钟生成方式，时钟域转换和多通道功能。请参阅Stratix GX可编程逻辑器件系列数据手册中有关千兆位收发器功能块时钟分布资源的详细情况。
