Stratix GX FPGA的外部存储器件接口

External Memory Interface Support in Stratix GX Devices

Altera^®Stratix™ GX器件以两种方式满足了不断增加的带宽需求：以TriMatrix™存储用户可以将Stratix GX器件和主要厂商如Micron Technology、Integrated Device Technology和Samsung Electronics的各自最新的存储器件相连接。设计者利用丰富的业界领先的解决方案――灵活的Stratix GX器件和可定制的IP，能够将大容量的存储器件集成到负载的系统设计中，而不会降低数据存取的性能或延长开发时间。

下一代系统架构的迅速推出伴随着对整个系统存储带宽需求的不断增加，将对I/O带宽和处理能力的需求推向一个新的水平。信道大存储量的应用促使存储器件厂商开发容量更大功能更丰富的器件，满足高速数据传送的需求。因为每个设计者的应用需要特定的功能和特性，所以存储器件也在发展壮大，各自针对不同的特定需求（如速度、成本和尺寸）。

Stratix GX器件支持各种先进的存储接口，如表1所列。关于这些存储器类型的详细情况请浏览SRAM和DRAM页面。

*表1. Stratix GX器件支持的外部存储器接口*
外部存储器件	Maximum Data Transfer Rate	Memory Clock Speed
单数据率(SDR) SDRAM	200 Mbps	200 MHz
双数据率(DDR) SDRAM (1)	400 Mbps	200 MHz
DDR FCRAM	400 Mbps	200 MHz
零总线转换(ZBT) SRAM	200 Mbps	200 MHz
四数据率(QDR) SRAM	668 Mbps	167 MHz
QDRII SRAM	668 Mbps	167 MHz

注释：

存储方案中心——DDR SDRAM提供技术文档、IP核和参考设计、软件和工具支持、演示板、characterization report以及DDR SDRAM的讲义和文章。

优化性能

Stratix GX器件是为外部存储器件的可靠数据传送而设计的。Stratix GX器件包括专有I/O功能，确保了满足所有时序要求和性能最大化。这些特性见表2。

表2：Stratix GX器件I/O特性
Feature	Benefit
多寄存器I/O单元（IOE）	输入，输出和输出使能（OE）寄存器最大化性能简化了多数据率I/O功能的实现
可编程输入延迟	满足DDR SDRAM器件的输入时序要求
可编程ZBT延迟	消除了总线转换冲突
Dedicated Data Strobe (DQS) Circuitry	合成高速时钟和DQS信号最小化DQS和数据DQ信号之间的时钟偏移为优化的时钟和数据对齐移动DQS信号
上升沿对齐电路	确保和逻辑阵列的上升沿时钟接口

图1是Stratix GX IOE结构。

图1：Stratix GX器件I/O电路

Figure 1: Stratix GX Device I/O Circuitry

Stratix GX器件除了特有的I/O接口特性之外，使用通用的可编程逻辑特性最大化存储接口性能。这些逻辑特性见表3。

表3：Stratix GX器件特性
Feature	Benefit
锁相环(PLL)	Synthesize high-speed clock and data strobe signals 为时钟和数据对齐进行精确的相移
Terminator™技术	消除信号放射改善信号完整性简化整个印刷电路板（PCB）的设计
先进时钟网络	提供全局和本地时钟资源
I/O组	支持兼容存储器件的I/O标准 HSTL Class I & II SSTL-2 Class II

Stratix GX器件优化IP

Altera提供了由Altera和Altera Megafunction合作计划(AMPP^SM)合作伙伴开发和测试的完全可定制IP宏功能控制器核，它们可以从IP MegaStore™网站上购买。Altera也为设计自己专门存储接口的用户提供了几种存储控制器设计样例。这些宏功能将允许设计者使用Quartus® II软件提供的直观的图形用户接口（GUI），快速和方便地将最新的半导体存储技术集成到Stratix GX设计中。

Altera和AMPP合作伙伴控制器IP宏功能

Altera存储控制器设计样例：

Stratix GX FPGA的外部存储器件接口

优化性能

Stratix GX器件优化IP

相关链接