Stratix GX器件的SRAM支持

SRAM是基于三极管的存储技术，在工作过程中不需要刷新周期。SRAM器件通常比同等的动态随机访问存储器（DRAM）器件造价更昂贵，最初是为PC高速缓存应用而开发的。SRAM器件因其高性能而广泛用于网络应用。

Stratix™ GX器件支持以下四类速度高达200MHz的接口

双数据率（DDR）
四数据率（QDR）
QDRII
零总线转换（ZBT）

流水线和直通器件

同步SRAM器件可以是流水线或直通功能。流水线SRAM器件具有寄存器输出，见图1，这样读操作的访问延迟要多一个时钟周期。这些器件能够达到更高的工作频率，适合于高性能系统。

图1：流水线同步SRAM功能框图 (1)

图1：流水线同步SRAM功能框图

直通SRAM与之不同，它是非寄存器输出，见图2。直通SRAM器件通常用于中等性能的系统但是没有输出延迟，它是要求更快初始读操作应用的理想方案。

图2：直通同步SRAM功能框图 (1)

图2：直通同步SRAM功能框图

图1和2的注释：
(1) 来源：德州仪器

DDR SRAM器件

老式的流水线和直通器件在系统时钟的上升沿同步所有的数据操作。更新的DDR SRAM器件在系统时钟的上升和下降沿进行数据操作，使总体存储带宽翻了一倍。从单个共同的总线上读和写数据，使得DDR SRAM器件成为需要连续读或写操作应用的理想方案。DDR SRAM器件的所有输入必须满足主时钟对的时序要求。另一个时钟对将多个DDR SRAM器件的数据输出同步到存储控制器单个的共同时钟上。DDR SRAM器件能够驱动输出可选的第三个时钟对和数据，加快存储控制器捕获数据。

QDR和QDRII SRAM器件

QDR和QDR II SRAM器件运行每个时钟周期进行四个独立的数据操作，从而进一步扩充了存储带宽。这是通过使用两个独立的数据总线和单个共同的数据总线实现的。每个数据总线以双数据率运行，因为输入数据独立于输出数据，因此能够同时进行读和写操作。QDR和QDR II SRAM器件使用和DDR SRAM器件一样的时钟方案。QDR和QDR II技术是由QDR合作开发小组开发的，该小组由Cypress Semiconductor、Micron Technology、Integrated Device Technology、Samsung、NEC和Hitachi组成。有关详细情况，请浏览AN 349: QDR SRAM Controller Reference Design for Stratix & Stratix GX Devices (PDF)。

ZBT SRAM器件

ZBT体系是由Micron Technology、Integrated Device Technology和Motorola开发的同步存储技术，消除了空闲总线转换周期，提供100%的总线利用率。老式的流水线或直通突发SRAM器件需要一至两个取消选择时钟周期（也是空闲或NOP周期），避免读至写转换时的冲突，反之亦然。这样会大大地增加每个操作的时间。图3说明在直通SRAM器件接口中多余的取消选择周期降低数据传送效率。图4说明在ZBT SRAM器件接口中，100%的总线利用率。ZBT SRAM器件是需要在读写操作间频繁切换应用的理想方案。

图3：直通突发时序波形 (1)

图3：直通突发时序波形

图4：ZBT SRAM时序波形 (1)

图4：ZBT SRAM时序波形

图3和4注释：
(1)来源：德州仪器

应用

SRAM器件是为高性能网络和电信应用的使用而优化的。图5是在交换功能中使用ZBT SRAM器件的3G无需网络的示例。

图5：包话音和数据通道功能模块

图5：包话音和数据通道功能模块

Intellectual Property

Altera提供全可定制的IP宏功能控制核，让Stratix GX器件设计更加容易：