无与伦比的处理能力
Nios®嵌入式处理器是基于取得巨大成功和革命性的可编程逻辑器件（PLD）的嵌入式软核RSIC处理器概念，实现以下工作的：
- 实现复杂的状态机
- 分担现有的处理工作
- 执行I/O和数据处理工作
- 远程配置PLD
Stratix™ GX器件的高级架构功能结合增强型Nios嵌入处理器，具有无与伦比的处理能力，满足大带宽系统的需求。最大的Stratix GX器件中具有多达41,250个逻辑单元（LE），这样在单个Stratix GX器件中能实现多个Nios处理器，满足网络、电信、数字信号处理（DSP）和海量存储应用的需求。图1是包处理网络设计中在单个Stratix GX器件内实现多个Nios处理器的示例。
图1. Stratix GX器件内用于I/O处理的Nios处理器
为Stratix GX器件架构优化的Nios处理器
Stratix GX体系增强了Nios嵌入式处理器的易用性和性能优势。Stratix GX器件的创新性MultiTrack™互连结构改善了Nios处理器整个系统的性能，工作速度能够超过150MHz。Nios处理器是用户可配置的软核处理器，允许诸多的应用和优化选项。
为了说明这种灵活的结构，让我们先看一个在Stratix GX EP1SGX40器件中实现的一个包含32位CPU、一个UART、4Kbit片内RAM和1Kbit片内ROM的Nios设计示例。该设计使用了1,936个LE（仅为器件内LE总数的4.7%），13个M4K存储块（仅为存储总量的7.1%）和两个DSP块（共14个DSP块）。这个例子说明Stratix GX器件能够高效地实现复杂的系统。
Stratix GX器件的TriMatrix™存储器满足一般可编程芯片系统（SOPC）系统所有的存储需求。Nios处理器能够就数据和指令存储访问每个M-RAM块的64Kbyte段。M-RAM块能够cascaded，在EP1SGX40G器件中为Nios处理器提供多达256Kbyte的存储空间。Stratix GX器件中重新设计的I/O缓冲具有Terminator™技术，支持诸如SSTL II等差分I/O标准，它能够高速地访问外部存储器件，如双数据率（DDR）SDRAM和四数据率（QDR）SRAM器件。
Nios处理器也利用了其它独一无二的Stratix GX器件特性。Nios设计者能够使用Stratix GX器件系列嵌入DSP块中的乘法器，完全在硬件中实现乘法操作（或MUL操作）。该选项和以往器件系列的实现相比，提高了乘法器的性能，减少了占用的LE数量。例如，在APEX™器件中实现MUL操作(一项Nios CPU优化选项) 对16×16整数乘法，执行速度是两个时钟周期，占用370个LE。在Stratix GX器件中，同样的操作可以在两个DSP块中完成并不会占用额外的LE，且执行速度只有一个时钟周期。
Stratix GX器件架构中的嵌入式DSP块是Nios专用指令的完美补充。DSP设计者现在能够在硬件DSP块上创建DSP算法和复杂的算术例程，将其实现为Nios CPU的专用指令。例如，在VoIP应用中，回音抵消算法可以在硬件中实现，用专用指令之间在软件中执行。这给设计者提供了高层软件设计的灵活性和便携性，同时具有PLD中并行软件操作的性能优势。
Stratix GX和Nios处理器：完整的SOPC方案
Stratix GX架构是模块化设计方法的理想方式，这种设计方式是采用预优化IP模块或重用现有设计模块设计大型系统所必需的。
Altera的SOPC Builder自动系统开发工具为设计者提供了强大的平台，用通用的系统部件如处理器、外设和存储接口组织基于总线的系统。SOPC Builder生成的系统（如图2所示）是预优化的IP块，它充分利用了Stratix GX架构的优势。
图2. 典型的SOPC Builder生成的系统
Stratix GX设计者运用SOPC Builder，能够添加系统部件而不会对系统性能造成任何重大的影响。因为Quartus® II软件提供了LogicLock™设计方法。
SOPC Builder提供了一些可定制的外设，让设计者在短短几分钟内从概念直至建立一个完整的功能系统！这些外设包括：
- 中断控制器
- 直接存储访问（DMA）
- 并行I/O块
- 串行接口
- 存储接口
有关2.1版Nios处理器外设的详细情况，请参考Nios外设库页面。
