Stratix GX 器件系列简介

Stratix^® GX FPGA为系统设计师提供了3.125Gbps收发器应用的低风险设计方案。Stratix GX器件基于Altera的Stratix体系，融合了业界最快的FPGA架构和高性能的数千兆位收发器技术。Stratix GX器件具有多达20个高达3.125Gbps的全双工收发器通道，满足了高速背板和芯片至芯片通信的需求。另外，Stratix GX器件每象限收发器快的功耗很低，并具有支持40” FR4背板驱动能力的嵌入电路。Stratix GX器件还具有：

• 动态可编程预加重
• 动态可编程接收均衡
• 动态可编程驱动强度
• 片内发射和接收终结

Stratix GX器件提供了高达1Gbps的带动态相位调整（DPA）电路的源同步差分信号。Stratix GX可编程逻辑允许设计者在最短时间内实现专有功能，以极低的风险获得非常高的性能和差别化产品。

Stratix GX器件采用1.5V、0.13um全铜SRAM工艺，容量从10,570 to 41,250个逻辑单元和3Mbit的RAM。Stratix GX器件能够实现1Gbps的源同步差分I/O信号，支持LVDS、LVPECL、3.3V PCML和HyperTransport™差分I/O电气标准。这些器件支持不同的高速协议――包括SerialLite、10Gbit以太网（XAUI和XSBI）、SONET/SDH、千兆以太网、1G、2G和10Gbps光纤通道，串行RapidIO、SFI-4、POS-PHY Level 4（SPI-4 Phase 2）、HyperTransport、RapidIO™、PCI Express、HD-SDI和UTOPIA IV标准。Stratix GX器件也提供完整的时钟管理 方案，它具有层次时钟结构和多达八个锁相环（PLL）。Stratix GX器件还具有14个具有多达112个（9×9）嵌入乘法器的DSP块，这些乘法器是为高数据吞吐量的复杂应用进行了优化。

需要低风险低成本大批量成品方案的系统设计能够将Stratix GX器件无缝地移植到掩膜编程管脚兼容的HardCopy^® Stratix GX器件上。因为HardCopy Stratix GX器件保留了Stratix GX FPGA的大容量和高性能体系，包括3.125Gbps高性能收发器，当从Stratix GX FPGA移植到HardCopy Stratix GX器件时，无需重新进行板级设计。

表1是Stratix GX器件系列产品和特性。

注释：

1. 9×9乘法器总数。18×18乘法器总数是9×9乘法器数量除以2。36×36乘法器总数是9×9乘法器数量除以8。
2. 包括增强PLL和快速PLL。
3. 器件出货日期表示Altera将工程样片发送给客户的时间。有关这些器件货期的详细情况，请和当地Altera销售代表处联系。

表2.是Stratix GX器件封装和I/O管脚数量。

注释：

1. 以上所列的每个封装的I/O管脚总数包括专用时钟管脚和专用快速I/O管脚。然而，并不包括高速I/O功能下的高速或时钟参考管脚。

表3列出了Stratix GX器件适合的配置器件。

联系Altera

Altera只通过销售代表处和分销商销售可编程逻辑器件（PLD）。如您需要购买Altera产品，请与我们的销售代表处和分销商联系。

相关链接

• Stratix GX FPGA系列数据手册 (PDF)
• HardCopy器件 
• Altera—引领FPGA性能