动态随机访问存储器（DRAM）是一种基于小电容单元存储阵列的异步存储技术，它们在工作期间需要有反复的刷新周期。虽然使用刷新周期会增加存储控制器的设计复杂度，但是小电容单元的尺寸会让存储阵列更密集，从而在更低的成本下增加存储容量。
Altera® Stratix™器件支持三种高速同步DRAM（SDRAM）器件：时钟速度高达200MHz的单数据率（SDR SDRAM）、双数据率（DDR SDRAM）和快速循环（FCRAM）
SDRAM器件
JEDEC定义的SDRAM器件达到了老式DRAM体系如快速页模式（FPM）和扩展数据输出（EDO）器件的性能界限。因为SDRAM器件和FPM和EDO存储器不同，它们在系统时钟沿同步存储操作，所以具有更快的速度。在老式的FPM和EDO器件中，存储访问要在控制信号有效之后一段时间内才起作用，具体时间取决于器件的标称传播延迟。
几个因素使得SDRAM器件存储带宽很大：
- 快的系统时钟速度
- 允许在单个读或写地址上进行多个列访问的突发传送能力
- 存储阵列分割预充电缩短了重新激活的延迟
图1是SDRAM功能块框图
图1：SDRAM功能块框图 (1)
注释：
-
来源：德州仪器
DDR SDRAM器件
DDR SDRAM器件是SDR DRAM器件的发展派生。DDR SDRAM器件容许在时钟的上升和下降沿都可以进行操作，将数据传送速率翻了一倍。选通数据总线能够解决由于温度、电压或负载的变化所引起的时钟和数据（DQ）信号之间的变化。数据选通（DQS）双向信号作为存储器写和存储控制器写的参考信号。既然在印刷电路板（PCB）设计过程中DQ和DQS信号紧临着布线，这样二者之间的偏移最小，数据能够正确锁存。DDR SDRAM器件采用SSTL-2 Class II I/O标准。
存储方案中心——DDR SDRAM 提供技术文档、IP核和参考设计、软件和工具支持、演示板、特性报告、演讲文稿以及DDR SDRAM方面的文章。
DDR FCRAM器件
DDR FCRAM器件是面向更快SRAM器件和DRAM器件之间的性能空间。 DDR FCRAM器件是由Fujitsu Microelectronics开发，基于DRAM核心体系，同时提供DDR接口。专门的流水线和隐藏预充电操作大大地缩短了随机访问时间。由于DDR FCRAM器件采用了存储内核分段技术，功耗也会更低。
应用
SDRAM器件最常用于低成本应用中，这些应用要高速访问大量的存储空间，如VoIP应用中数字接入卡等。图2是一个示例。
图2：数字接入卡
IP
Altera提供完全可定制的IP宏功能控制器内核
Altera存储控制器
相关链接
- 存储方案中心 ——DDR SDRAM
- Stratix和Micron DDR SDRAM DIMM之间的互操作性测试
- Stratix 器件内的外部存储器件接口
- Stratix 器件支持的SRAM
- Stratix 器件内的TriMatrix存储器
- 存储器方案中心
- I/O标准和接口方案中心
- Using TriMatrix Embedded Memory Blocks in Stratix & Stratix GX Devices chapter in the Stratix Device Handbook
- Transitioning APEX Designs to Stratix Devices chapter in the Stratix Device Handbook
- AN 210: Converting Memory from Asynchronous to Synchronous for Stratix Designs
- Implementing Double Data Rate I/O Signaling in Stratix & Stratix GX Devices chapter in the Stratix Device Handbook
