Stratix II器件的DSP性能
Stratix II™器件具有专用的数字信号处理（DSP）电路，正在替代传统的数字信号处理（DSP）电路，因为Stratix II DSP功能块比分立的DSP处理器具有更高的数据处理能力和更大的灵活性和更合算的成本。DSP处理器通常有最多8个专用乘法器，而Stratix II器件具有多达384个18×18的专用乘法器以及其它基于逻辑单元（LE）的乘法器。
Stratix II器件非常适合于实现需要在Stratix II器件中有大量乘法器的算法，包括有限冲激响应（FIR）滤波器、前向纠错（FEC）、调制解调和加密。
此外，利用Altera®的DSP Builder (Quartus® II软件和MATLAB/Simulink工具的接口)等软件工具，Stratix II器件能用于实现全DSP系统如Rake接收机和WCDMA发送机。
更大的数据吞吐量
Stratix II器件中的每个DSP块的运行速度超过370 MHz，具有2.8 GMACS（每秒乘加）的数据吞吐量。最大的Stratix II器件EP2S180器件具有96个DSP块，能够支持多达384个18bit×18bit并行乘法，总共的数据吞吐量高达142 GMACS。传统DSP处理器只能支持最多4个18×18并行乘法，吞吐量只有2.8 GMACS。Stratix II FPGA的吞吐量是DSP处理器的50多倍。
软乘法器扩展了DSP带宽
除了DSP块中嵌入乘法器之外，TriMatrix™ 存储器可用于软乘法器。软乘法器是基于查找表（LUT）实现的乘法操作。软乘法器也支持分布式算术功能，在诸如有限冲激响应FIR滤波器等DSP应用中存储器和LE使用量上具有最优的资源平衡。软乘法器将Stratix II DSP块的DSP带宽扩展了300%。
使用LE实现乘法器
除了DSP功能块中专用乘法器外，在Stratix II的逻辑单元中也能够实现乘法器和DSP功能。例如，在Stratix II器件中256阶的FIR滤波器可以用10,000个LE来实现。最大的Stratix II器件EP2S80有179,400个LE，能够容纳18个这样的滤波器。每个滤波器能够运行在250MHz上，这样LE实现就使得整个器件获得了1,152 GMACS的吞吐量。
Stratix II中不同的DSP特性可以用来在硬件上实现性能苛刻的DSP功能。否则这些功能会占用DSP处理器大量的处理能力，会降低整个系统的性能。Stratix II器件可用作DSP系统中的FPGA协处理器。
相关链接
|
文档资料
> 
