Stratix II器件中的DSP块
Stratix II器件提供了诸如数字信号处理（DSP）功能块、TriMatrix™存储器和自适应逻辑模块（ALM）等特性，它们为高性能DSP应用进行了优化。Stratix II是以下应用的理想选择：
DSP块结合TriMatrix和ALM，能够高效地实现DSP算法，如滤波、压缩、码片处理、均衡、数字中频（IF）、变换和调制。
Stratix II DSP块能够运行在370MHz上，具有非常高的DSP吞吐量（多达284GMACS），比目前先进DSP处理器高几个数量级。使用DSP块，Stratix II FPGA能够很容易地满足新兴标准和协议如JPEG 2000、MPEG-4、802.11x、CDMA2000、1x EV DV、HSDPA和W-CDMA对DSP吞吐量的需求。见表1。
| 表1. 能用DSP块实现的DSP应用 |
| 应用 |
军事应用 |
图像处理 |
通信 |
| 雷达 |
广播和医疗 |
无线 |
| 算法和功能 |
|
|
|
| 标准和协议 |
- |
|
- HSDPA
- CDMA 2000, 1x EV DV
|
DSP块详解
DSP块架构是为实现多种最大性能和最小逻辑资源利用率的DSP功能而优化的。每个DSP块提供了乘法器、加法器、减法器、累加器和求和单元，这些都是一般DSP算法中常用的功能。图1是DSP块的架构。
图1. DSP块架构
每个DSP块能支持不同的乘法器比特大小（9×9、18×18、36×36）和操作模式（乘法、复数乘法、乘累加和乘加），每个DSP块提供了2.8 GMACS的DSP吞吐量。最大Stratix II器件EP2S180器件有96个DSP块，提供了284 GMACS的吞吐量，能支持384个18×18乘法器。Stratix II器件的吞吐量比现今市场上单芯片DSP处理器高几个数量级。
此外，DSP块增加了新的舍入和饱和支持，便于将DSP固件代码导入FPGA。一些应用如话音处理，由于存放数据的存储缓冲是固定宽度，可以使用舍入和饱和。早些时候，数字信号处理器设计者使用定点数字，FPGA必须修改设计以适应舍入和饱和。采用支持舍入和饱和的DSP块，现在更容易将基于DSP处理器的设计导入到FPGA实现中。
最新的Quartus® II软件为将信号处理算法映射到Stratix II DSP块架构进行了进一步的优化。
有关DSP块特性的详情，请参阅Stratix II数据手册。
使用Stratix II FPGA进行DSP协处理
Stratix II FPGA能用来实现完整的DSP系统，获得很高的DSP吞吐量。它们也可以作为DSP应用中的FPGA协处理器，加快要求苛刻的DSP功能的性能――否则这些功能会占用大量的主处理器的处理能力，降低整个系统的性能。基于Stratix II FPGA的协处理器将为主处理器分担如Turbo译码、回音抵消、多用户检测和相关器等复杂计算，能够提升整个系统的性能。
Altera为设计者提供了各种支持服务、工具和开发平台，来实现Stratix II FPGA中的DSP设计。用户定义的FPGA协处理器可以用DSP Builder快速地进行开发，这是Altera基于MathWorks业界领先的MATLAB和Simulink工具的数据流架构开发工具。一旦协处理器架构建立之后，它会自动实现到Altera的FPGA中，或导出到Altera的SOPC Builder系统开发工具中，进一步集成到整个系统架构中。
Altera还提供了DSP开发包，在设计的原型阶段在硬件上验证DSP系统。
相关链接
|
文档资料
> 
