Stratix II器件中的外部存储器件接口
为了更好地补充Stratix™ II FPGAs的高性能逻辑架构，Altera提供经验证的TriMatrix™存储结构访问片内高带宽存储器，并支持最新高性能存储接口访问片外存储器。基于成功的Stratix器件系列之上，和主要厂商共同工作，确保用户能够将最新的存储器件连接到Stratix II FPGA上。设计者使用Stratix II器件上先进的器件特性和可定制的IP，能够快速和方便地将各种大容量存储器件集成到复杂的系统设计中，而不会降低其性能。
最新的高性能产品架构对整个系统存储带宽的要求不断增加，将I/O带宽和处理能力要求推到了新的水平。为了满足这些大存储量应用的需求，存储器件制造者开发了更大、功能更丰富的器件，能够处理高速数据的传输。因为设计者的应用仍需要特殊的存储功能和特性，各种存储类型不断涌现。每种类型的存储器着眼于特定的如速度、成本或尺寸等方面的要求。
为了满足这些需求，Stratix II器件设计支持各种最先进的存储接口（如表1归纳所示），或是分立的器件或标准双直列存储模块（DIMM）。这些存储器件类型的详情和Altera®所提供的支持请参见存储系统方案页面。
| 表1：Stratix II器件支持的外部存储器件接口 |
| 存储技术 |
I/O标准 |
最大总线宽度 |
最大时钟速度 |
| 单数据速率(SDR) SDRAM |
LVTTL |
72 bits |
200 MHz |
| 双数据速率(DDR) SDRAM |
SSTL-2 Class I, II |
72 bits |
200 MHz |
| DDR2 SDRAM (1) |
SSTL-18 Class I, II |
72 bits |
267 MHz |
| RLDRAM II (1) |
1.8-V HSTL Class I, II
1.5-V HSTL Class I, II |
36 bits |
300 MHz |
| 四数据速率II (QDRII) SRAM (1) |
1.8-V HSTL Class I, II
1.5-V HSTL Class I, II |
36 bits |
250 MHz |
| 零总线转换(ZBT) SRAM |
LVTTL |
36 bits |
200 MHz |
表1注释：
- 对Stratix FPGA的改善
性能优化
Stratix II器件是为外部存储器件的可靠数据传送而设计的。Stratix II FPGA系列利用了存储器时钟速度稳定增长的情况。高速接口的关键是专用I/O特性，要确保满足所有的时序要求，以最少的设计投入获得最大的性能。这些特性见表2。
| 表2：Stratix II器件的I/O功能 |
| 特性 |
详细说明 |
优势 |
| 专用数据选通DQS电路 |
- 在读周期期间移位DQS信号来优化时钟和数据对齐，无需使用外部印刷电路板（PCB）走线延迟
- 通过专用时钟树最小化选通DQS和数据DQ信号之间的时钟偏移
- 改善了Stratix II器件的延迟控制颗粒读
|
- 确保满足高速DDR存储时序要求，同时节省PCB成本
|
| 专门的延迟锁相环（DLL） |
- 具有两个DLL（一个在器件的顶部，一个在器件的底部）来控制DQS延迟
|
- 提供全工艺、电压和稳定补充（PVT）精确DDR时序，而不会占用用户资源
|
| 多寄存器I/O单元 (IOE) |
- 输入、输出和输出使（OE）寄存器获得最大性能
- 高和低时钟沿的独立寄存器
|
|
| 软接口核 |
- 利用DLL和DQS延迟设置总线，细调运行时的DQS读延迟
- 更容易与具有延迟DQS信号的核重新同步
|
- 为以上先进的存储支持特性提供了便捷的接口
- 提供运行时DQS延迟调整的可行性，确保所有系统的性能优化
|
| 可编程输入延迟 |
|
|
图1是Stratix II FPGA的IOE和DDR功能。
图1：Stratix II 器件I/O电路
除了特有的I/O接口特性之外，Stratix II器件使用通用的可编程逻辑特性就能获得最大的存储接口性能。这些逻辑特性见表3。
| 表3：Stratix II器件特性发挥外部接口性能优势 |
| 特性 |
详细说明 |
优点 |
| 锁相环(PLL) |
- 合成高速时钟和数据选通信号
- 包含多个具有细致相位控制的输入
|
- 为时钟和数据对齐进行准确的相位偏移――实现高速操作。
|
| 先进的时钟网络 |
- 在Stratix II器件中提供全局和本地时钟资源
|
|
| 多I/O组 |
- 具有八个独立的I/O组，支持的I/O标准包括：
- LVTTL
- 1.5-V/1.8-V HSTL
- 2.5-V SSTL-2
- 1.8-V SSTL-1.8
|
|
为Stratix II器件优化的IP
Altera提供了由Altera和Altera Megafunction合作伙伴计划(AMPPSM)厂商开发和测试的完全可定制IP宏功能控制器核，它们可以从IP MegaStore™网站上购买。Altera也为设计自己专门存储接口的用户提供了几种存储控制器设计样例。这些宏功能将允许设计者使用Quartus® II软件提供的直观的图形用户接口（GUI），快速和方便地将最新的半导体存储技术集成到Stratix II设计中。这个过程自动配置Stratix II器件中所有的专用外部存储器支持特性。在面市时间非常紧迫的情况下，存储控制器IP能让设计者关注产品功能。
相关链接
|
文档资料
> 
