Stratix II源同步协议
Stratix™ II器件包含了动态相位调整（DPA）电路，进一步支持源同步协议。Stratix II器件上的增强源同步通道支持1 Gbps的数据传送，而专用DPA电路消除了由时钟至通道和通道至通道偏移引发的信号对齐问题，从而简化了印刷电路板（PCB）的设计。Stratix II器件支持各种高速协议，包括：SPI-4.2、SFI-4、XSBI、RapidIO™、HyperTransport™、网络处理器论坛(NPF)比特流接口(SI)或NPSI以及UTOPIA L4标准（见图1和表1）。
设计者可以使用Altera®的IP核通过Atlantic™接口桥接高速接口。Stratix II器件也可以在一个器件中一次支持几种高带宽接口，是无与伦比的桥接方案。
表1:Stratix II支持多种不同的高速协议接口
图1注释：
- ASSP = 专用标准产品
| 表1: Stratix II器件支持的标准接口 |
| 特性 |
SPI-4.2 |
SFI-4 |
XSBI |
RapidIO |
HyperTransport |
NPSI |
Utopia IV |
| 协议带宽（Gbps） |
10 |
10 |
10 |
10 |
6.4 |
16 |
10 |
| 数据（总线宽度） |
16 |
16 |
16 |
8, 16 |
8, 16 |
16 |
8, 16, 32 |
| 控制或帧 |
1 |
0 |
0 |
1 |
1,2 |
5 |
1 |
| Tx通道总数 |
21 |
17 |
17 |
10, 19 |
10, 19 |
23 |
10, 18, 34 |
| Rx通道总数 |
19 |
16 |
16 |
9, 17 |
9, 17 |
21 |
9, 17, 33 |
| 时钟 |
1 |
1 |
1 |
1, 2 |
1, 2 |
1 |
1 |
| 最大数据速率（Mbps） |
1,000 |
622.08 |
644.53 |
1,000 |
1,000 |
1,000 |
415 |
| 最大时钟速率（MHz） |
622 |
622.08 |
644.53 |
500 |
500 |
500 |
415 |
| 电气标准 |
LVDS |
LVDS |
LVDS |
LVDS |
HyperTransport |
LVDS |
LVDS |
SPI-4.2
SPI-4.2标准接口用于10 Gbps系统包括OC-192、SONET/SDH和10G bit以太网应用，成为标准的芯片至芯片接口，其标准接口的信元和包以10 Gbps的速率在物理层（PHY）和链路层器件之间传送。Stratix II器件的DPA电路不断地将输入数据和采样时钟对齐，消除了时钟至通道和通道至通道偏移要求。诸如TriMatrix™存储器、先进的锁相环（PLL）技术和双数据率（DDR） I/O等特性结合Stratix II系列先进的差分I/O能力，提供了1 Gbps的SPI-4.2方案。有关DPA的更多情况，请参阅Stratix II源同步信号页面。
SFI-4
SFI-4是用在OC-192 SONET系统中的OIF标准，连接成帧器和串行/解串器（SERDES）。Stratix II器件支持所需高达622.08 Mbps的数据率以及时钟频率和数据率之间1:1的关系。Stratix II差分I/O是为支持这些高速时钟频率而设计的。更高的数据率也支持适用于系统负载。Stratix II的SFI-4的支持将大容量可编程逻辑的应用范围从背板扩展到物理层器件，为设计者提供了可编程芯片系统（SOPC）方案。
XSBI
10 Gbit以太网XSBI协议是基于SFI-4标准，是16位LVDS接口，用于连接物理编码子层（PCS）和物理媒质介入子层（PMA）。这两个子层在10 Gbps物理层实现中是很常见的，统称为10GBASE-R。Stratix II器件支持其所需高达644.53 Mbps的数据率以及时钟频率和数据率之间1:1的关系。StratixII的差分I/O锁相环（PLL）被设计用来支持高时钟频率所需的1:1关系。
RapidIO
RapidIO互连架构被设计用来链接网络处理器、数字信号处理（DSP）器件和其它外设器件。RapidIO是高性能、包交换互连技术，通过使用LVDS连接能够获得超过10Gbps的吞吐量。StratixII器件通过RapidIO标准支持500MHz时钟频率和1Gbps数据速率。利用Stratix II系列领先的嵌入存储器资源――TriMatrix存储器，在Stratix II器件中实现RapidIO系统的缓冲需求是易如反掌的。
HyperTransport
HyperTransport技术是高速、高性能、点对点链接技术，主要用于处理器接口。Stratix II差分I/O缓冲器被设计用来支持HyperTransport技术特定的物理层需求，包括对中央对齐时钟要求（相对于传送的数据）和DDR I/O缓冲。
NPSI
网络处理器论坛定义了在OC-192速率下一对包括了物理（PHY）层器件（如成帧器、映射器、MAC）、网络处理器、网络协处理器和交换网在内的网络处理器件之间的业务传输。Streaming接口和Look-aside接口共存，它是处理器/协处理器同存储器的接口。Stratix II器件符合NPSI接口。
相关连接
|
文档资料
> 
