文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

高端 FPGA       关于Stratix系列    Stratix IV (E和GX)    Stratix III (L和E)    Stratix II (和GX)    Stratix (和GX)     中端FPGA    Arria (GX)     低成本FPGA    Cyclone III    Cyclone II    Cyclone     CPLD    MAX II (和G, Z)    MAX 3000A     ASIC       关于Hardcopy系列    HardCopy IV (E和GX)    HardCopy III    HardCopy II    HardCopy Stratix     特殊市场供货    无铅       扩展温度标准       工业温度       军事温度       汽车温度     配置器件    增强型配置器件    串行配置器件     成熟器件       产品列表

主页 > 产品 > 器件 > 关于Stratix系列 > ASIC Prototyping 打印此页 订阅电邮新闻 采用Stratix FPGA进行ASIC原型开发 由于掩模板和工程验证成本不断增加，当今的前沿 ASIC 设计越来越昂贵，而且非常耗时。因此，迫切需要器件能够一次成功。产品能否及时面市便意味着在整个产品生命周期中，是能够获得收益还是失败。图 1 所示为由于产品推迟面市而对销售造成的影响。 图 1. 由于产品设计推迟面市导致的产品销售下降 采用 FPGA 进行 ASIC 或者 ASSP 原型开发，在寄存器传送级 (RTL) 和最初的软件开发阶段进行验证已经成为标准惯例，不但缩短了开发时间，而且降低了芯片首次推出可能失败的风险。 FPGA 原型能够在芯片设计开始阶段便进行测试，加速验证过程，提前几个月完成最终芯片。可以在设计和验证阶段，使用各种方法和可用的解决方案，编译 FPGA 代码，下载源代码，在硬件中进行调试。不论是进行 RTL 确认、最初的软件开发，还是系统级测试，您都可以充满信心的在 FPGA 原型平台上完成最终产品。关于这一主题的详细信息，请参考下面列出的相关链接。 Altera®Stratix® III FPGA 非常适合进行 ASIC 原型设计，是当今 密度最高的 65-nm FPGA 。在单片 Stratix III EP3SL340 器件中便可以实现 4 百万以上的 ASIC 逻辑门 ( 即， 2 输入 NAND 逻辑门 ) 和 16 Mbit 的存储器，以及 576 个数字信号处理 (DSP) 模块和其他资源等。 Stratix III FPGA 系列的详细信息列于表 1 中。 表 1. Stratix III FPGA 系列中密度最大的器件 器件 逻辑单元(LE) ASIC逻辑门 用户 I/O 存储器总容量 (Bits) 18 x 18 乘法器 锁相环 (PLL) EP3SL150 142,000 1.7M 744 5.5M 384 8 EP3SL200 198,900 2.4M 976 7.7M 576 12 EP3SE260 254,400 3.1M 976 14.6M 768 12 EP3SL340 338,000 4.1M 1104 16.3M 576 12 双平台逻辑性能——从 Stratix III 到 Stratix IV FPGA 的更新 Altera 认识到 ASIC 原型平台开发的前端 NRE 需要占用大量的工程时间和成本。当设计新一代 40-nm Stratix IV 器件时， Altera 认为非常重要的一点是，客户能够轻松地从密度最大的 Stratix III 器件移植到密度最大的 Stratix IV 器件，以便保留现有的平台开发工作，从而降低随后的开发成本，缩短开发时间。关于更新方法的详细信息，请参考 Stratix IV FPGA 系列简介网页。 对于不能适配到单片 FPGA 中的大型 ASIC 设计，使用多片 FPGA 进行原型开发只需要在 FPGA 之间对设计进行划分，保证设计连通 ( 例如，总线信号 ) 即可。使用密度最大的 FPGA 减少了原型开发所需要的 FPGA 数量，从而减少了器件之间的互联。对于任何互联方案， Stratix III 65-nm 器件都能够实现最好的性能，以及同类最佳的信号完整性 I/O ，不论使用 LVDS 还是 SSTL ，都能够使 FPGA 原型尽可能达到 ASIC 最初的设计目标。 主要的 ASIC EDA 供应商 为我们密度最大的 Stratix III 器件提供全面的软件方案支持，第三方电路板供应商则提供商用多片 FPGA 解决方案支持。 Altera 的 Quartus® II 设计软件集成到与典型 ASIC 流程相同或者相近的设计流程中，缩短了学习使用新软件工具时需要的时间。此外，还可以使用脚本来调用工具，以适应常用的 ASIC 设计方法。 在 HardCopy® ASIC 移植的支持下，我们密度最大的 Stratix III 器件还提供从 FPGA 原型到大批量 ASIC 产品业界唯一的低风险开发途径。 HardCopy III ASIC 设计不但降低了您的开发成本，而且您还获得了 FPGA 的灵活性和产品及时面市优势。 所有支持 Stratix III FPGA 的 Altera 知识产权 (IP) 内核 都可以通过许可在 ASIC 中使用。 Altera IP 内核的优点是 IP 针对 Stratix III 系列体系结构进行了优化，能够以 ASIC 速度运行。 ASIC 原型开发 EDA 合作伙伴 为帮助并支持高密度设计的开发， Altera 发展了 EDA 软件合作伙伴和开发板合作伙伴辅助系统，以推动设计过程。在 这里 可以查看软件合作伙伴的全部名单。 ASIC 原型开发第三方电路板合作伙伴 下面列出了为 Altera FPGA 提供商用 ASIC 原型和验证解决方案的第三方电路板合作伙伴： Dini 集团 GiDEL Gleichmann 电子公司 Iris 技术公司 相关链接 Quartus® II 和第三方 ASIC 设计工具协同工作 ASIC 原型开发设计风格 Stratix IV FPGA Stratix III FPGA HardCopy ASIC 给本页评分   相关链接 Learn More About Stratix High-End FPGAs Discover Altera's Partners for ASIC Prototypiong Migrate From FPGA to ASIC With HardCopy Devices

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。