Stratix II器件与Nios II处理器
无与伦比的处理能力
基于大获成功的第一代Nios处理器，Nios II ®系列嵌入式处理器采用三种处理器内核来实现更大范围的嵌入式处理应用。设计人员可以在高性能内核（超过200 DMIPS）、低成本内核（逻辑低至35美分）和性能/成本均衡的标准内核中进行选择。Nios II系列处理器能够实现如下任务：
- 实现复杂的状态机
- 卸载现有处理器
- 执行I/O和数据处理任务
- 远程配置FPGA
- 加速数字信号处理（DSP）算法
Stratix™ II FPGA的高级体系结构特性与Nios II嵌入式处理器相结合，能够提供无与伦比的处理能力，达到宽带系统的要求。采用基于Nios II处理器系统（包括一个处理器内核和外设），以大约2,000个等价逻辑单元（LE）为起点，Stratix II器件能够轻松将完整的系统功能适配到单个器件中，满足了联网、电信、数字信号处理器和大容量存储的应用。
图1所示为数据包处理联网设计中，单个Stratix II FPGA实现多个Nios II处理器的实例。
图 1. I/O处理中，Stratix II器件的Nios处理器
图 1的注释:
- MAC = Media access control 介质访问控制
- DMA = Direct memory access 直接存储器访问
FPGA器件体系结构
在成功的高性能Stratix器件系列基础上，Stratix II FPGA体系结构提供更强的技术增强特性，在更高的fMAX和更低的资源占用上，优化实现Nios II嵌入式处理器等复杂的知识产权（IP）模块。
Stratix II FPGA逻辑结构经过改进，能够高效实现常用的功能，例如在等价两LE中实现2×4:1多路复用器，而在以前的体系结构中则需要4个LE。此结构能够与Avalon™ 交换架构等系统模块很好的协同工作。Stratix II FPGA的宽输入功能支持意味着随着系统复杂度的增加，性能代价将会降低。
Nios II处理器含有多个CPU优化选项，使其能够充分利用Stratix II器件的数字信号处理（DSP）模块，将多周期功能在单个DSP模块中实现。与软件实现相比，这样可节省370个LE以及数百个时钟周期。以同样的方式，Stratix II FPGA自适应逻辑模块（ALM）三重加法器能够进一步减小Nios CPU算术逻辑单元（ALU）的尺寸。
Stratix II器件体系结构中的嵌入式DSP是Nios II定制指令和其他硬件加速单元的完美补充。DSP设计人员现在可以在高性能硬件DSP模块中生成DSP算法和复杂数学程序，并将其做为普通软件程序或者Nios CPU的定制指令来进行访问。例如，在VOIP（Voice-over-IP）应用中，回波相消算法可以在硬件中实现，采用定制指令直接在软件中执行。这为设计人员提供了高级软件设计的灵活性和可移植性，而同时支持在FPGA中并行硬件运算的性能优势——无需进一步提高时钟速率。
Stratix II器件的TriMatrix™存储器能够满足典型可编程芯片系统（SOPC）的所有存储器要求。每个M-RAM模块提供64 K字节段，能够与其他段直接结合，提供更多的片内数据和指令存储。仅采用M-RAM模块，用户便可以在Stratix II EP2S180 FPGA中为Nios处理器提供多达576 K字节的存储器。
Nios II处理器还提供指令和数据缓冲。用户可以将指令和数据缓冲由512字节扩展至64 K字节。丰富的TriMatrix存储器模块可用于实现片内高速缓冲存储器，加速对片外存储器的访问，显著提高嵌入式系统的整体软件性能。
Stratix II FPGA与Nios II处理器：完整的SOPC解决方案
Stratix II体系结构适用于基于模块的设计方法，该方法中需要对采用预先优化的IP模块或者重新使用已有设计模块的大型系统进行设计。
Altera的SOPC Builder自动系统开发工具为设计人员提供了功能强大的平台，由常用的处理器、外设和存储器接口等系统组件构成基于总线的系统。SOPC Builder生成的系统（如图2所示）充分利用Stratix II体系结构，由预先优化的IP模块构成。
图 2. SOPC Builder生成的典型系统
图 2的注释:
- JTAG = Joint Test Action Group 联合测试行动组
Nios II外设和接口库页含有Nios II处理器可用外设的详细信息。
相关链接
|
文档资料
> 
