Stratix® II GX 收发器建立在成功的Stratix GX收发器所具有的可靠性、低功耗和抖动性能之上，为当今的多种新兴应用提供了强大的解决方案。收发器集成了增强模拟物理介质附加（PMA）模块和数字物理编码子层（PCS）模块。PMA技术能够帮助实现信号完整性。降低PCB布板风险。PCS集成的专用特性降低了应用于多种重要协议时的FPGA开销。本文重点介绍Stratix II GX收发器模块和Stratix GX收发器的关键不同。
PMA的不同
Stratix GX和Stratix II GX收发器的关键不同是数据速率。Stratix II GX收发器固有的数据速率范围是622 Mbps至6.375 Gbps，利用过采样技术，能够向下支持到270 Mbps。Altera对数据速率范围进行了仔细选择，以支持当前和今后适用于FPGA的主流协议和应用。这一定位使Altera能够提供具有优异抖动性能和低功耗的最佳收发器，适用于背板和芯片间通信等应用。
支持大于3.125 Gbps的数据速率要求收发器具有专门功能来保证成功的数据传输，特别是在已有系统中要实现更高数据速率的情况。Stratix II GX收发器具有粒度控制的高级预加重和均衡，完全可以达到以上要求。提供的工具可简化各种选项。
与Stratix GX FPGA相比，Stratix II GX系列除了具有数据速率更高的收发器以外，其逻辑、存储器和数字信号处理（DSP）功能也显著增强。因此，需要为存储器接口和高速源同步LVDS信号提供更多的I/O电路，以适应收发器的复杂性和更高的带宽。I/O引脚数量增加明显增强了同时开关噪声（SSN）效应。Stratix II GX收发器采用多种技术来控制输出SSN，包括更大的电源和地I/O引脚比例，以及仔细的设计封装等。
表1列出了Stratix GX和Stratix II GX收发器的关键不同。
| 表1. Stratix II GX和Stratix GX PMA特性对比 | ||
| 特性 | 器件 | |
|---|---|---|
| Stratix GX | Stratix II GX | |
| 数据速率范围 | 622 Mbps – 3.1875 Gbps | 622 Mbps – 6.375 Gbps |
| 过采样数据速率范围 | 270 Mbps – 3.1875 Gbps | 270 Mbps – 6.375 Gbps |
| 典型功耗 | 150 mW/Channel @ 3.1875 Gbps | 125 mW/Channel @ 3.1875 Gbps (1) 225 mW/Channel @ 6.375 Gbps |
| 最大预加重级别 | 140% (2) 2 Taps |
500% (2) 3 Taps |
| 最大均衡 | 9 dB 1 Stage 4 Levels |
17 dB 4 Stages 16 Levels |
| 输出差分电压范围 | 400 mV – 1600 mV | 400 mV – 1400 mV |
- 取决于测试芯片特征，最大值基于400 mV VOD.
- 最大值取决于VOD设置。
PCS的不同
Stratix II GX PCS含有多种独特的特性，支持业界的关键协议，包括PCI Express、通用电气接口6-Gbps（CEI-6G）、串行数字接口（SDI）、XAUI、SONET千兆以太网、Serial RapidIOTM和SerialLite II标准。这些特性——实现了Altera各种高速协议，意味着在大多数情况下，不需要FPGA逻辑，在收发器模块内部便能够处理物理层协议。
Stratix II GX收发器模块的另一重要增强特性是更灵活、功能更强的锁相环（PLL）设计。Stratix II GX收发器与Stratix GX收发器结构相似，都是划分为方格区域。但是，现在的Stratix II GX在每个区域提供两个PLL，每个均可以提供多个输出。这样，速率取决于进入发射器PLL的最初时钟频率，因此，Stratix II GX内部的所有收发器可以运行在不同的数据速率上。Stratix II GX收发器仍提供关键信号完整性设置的动态控制，包括预加重、均衡和VOD。此外，Stratix II GX收发器使用户能够改变一个收发器的PLL和协议设置，而同一区域的其他收发器不受影响，继续工作。
Stratix II GX收发器还在模块内部针对位和字节排序加入了专用模块，在支持SDH/SONET协议时，减少了FPGA开销。在8b/10b编码器、速率匹配器和内部状态机上也进行了改进，使PCS能够兼容于PCI Express、千兆以太网和XAUI协议。表2简单列出了Stratix II GX PCS和Stratix GX PCS的不同。
| 表2. Stratix II GX和Stratix GX PCS特性对比 | ||
| 特性 | 器件 | |
|---|---|---|
| Stratix GX | Stratix II GX | |
| 器件 | Quad (4 RX PLLs / 1 TX PLL) 独立通道 每区域一个数据速率 |
Quad(4 RX PLLs / 2 TX PLLs) 独立通道 每通道独立数据速率 |
| 通道数量 | 4 至 20 | 4 至 20 |
| 编码 | 8b/10b | 8b/10b |
| 动态重新配置 | 预加重 均衡 VOD |
Stratix GX 特性 + PLL精确 协议设置 |
| 比特重新排序 | 否 （必须在FPGA架构中设计） |
是 |
| 字节重新排序 | 否 （必须在FPGA架构中设计） |
是 |
| FPGA 收发器接口 |
8 bit, 10 bit, 16 bit, 20 bit | 8 bit, 10 bit, 16 bit, 20 bit, 32 bit, 40 bit |
Stratix GX系列FPGA
Stratix GX和Stratix II GX收发器为需要集成收发器FPGA的用户提供较大的适用范围。Stratix GX收发器仍然是需要较低逻辑单元（LE）收发器比例的用户的理想选择，而Stratix II GX收发器则适用于需要更多逻辑或者更高性能和集成度的高端应用。图1所示为Stratix GX系列的适用范围。
图1. Stratix GX系列适用范围
