Nios® II系列嵌入式处理器建立在大获成功的第一代Nios处理器之上，含有三种处理器内核来实现多种嵌入式处理应用。设计人员可以从三种Nios II系列型号中进行选择：Nios II/f（速度最快，性能最佳）、Nios II/e（经济、成本最佳）和Nios II/s（标准，性能和成本均衡）。Nios II系列处理器可实现以下任务：
- 完成复杂的状态机
- 卸载已有的处理器
- 执行I/O和数据处理任务
- 远程配置FPGA
- 加速数字信号处理（DSP）算法
Stratix® II GX FPGA的高级架构和Nios II嵌入式处理器的增强性能相结合，能够满足当今宽带系统的处理能力要求。容量最大的Stratix II GX器件含有的逻辑单元（LE）高达132,540，而多个Nios II处理器可以轻松适配到单个Stratix II GX器件中，满足了联网、电信、大容量存储和DSP应用的需要。图1显示了数据包处理联网设计中，单个Stratix II GX FPGA中含有多个Nios II处理器的实例。
图1. Stratix II GX器件中的Nios II处理器用于I/O处理
注释：
- MAC = 介质访问控制
- DMA = 直接存储器访问
FPGA器件体系结构
Stratix II GX FPGA逻辑结构经过改进，能够高效实现某些常用的功能，例如在两个等价LE中实现2 x 4:1复用器，而在以前的结构中需要4个才能实现。这种改进在Avalon™ 互联架构等系统模块中得到了较好的体现。Stratix II GX FPGA的宽输入功能支持意味着随着系统复杂性的增加，其性能代价将会下降。
Nios II处理器包括多个CPU优化选项，使其能够充分利用Stratix II GX器件的DSP模块，在单个DSP模块中实现循环乘功能，与软件方法相比，该方法节省了370个LE，以及数百个时钟周期。同样的，Stratix II GX FPGA自适应逻辑模块（ALM）三重加法器能够进一步减小Nios CPU算法逻辑单元（ALU）的资源占用。
Stratix II GX器件架构的嵌入式DSP模块是对Nios II定制指令和其他硬件加速单元的完美补充。DSP设计人员现在可以在高性能硬件DSP模块中建立DSP算法和复杂的数学程序，并做为普通的软件程序或者Nios CPU的定制指令对其进行访问。例如，IP承载语音（VOIP）应用中，回声抵消算法可以在硬件中实现，采用定制指令直接在软件中执行。这使得设计人员能够灵活方便的进行高级软件设计，同时充分利用FPGA并行硬件运算的性能优势——而不必求助于提高时钟速率。
Stratix II GX器件的TriMatrix™存储器能够满足典型可编程芯片（SOPC）系统的所有存储器需求。TriMatrix存储器由三种容量的嵌入式RAM模块构成，包括512位M512模块、4K位M4K模块和512K位M-RAM模块，每一种都可以通过配置来支持多种特性。较高的存储器逻辑比使Stratix II GX器件成为需要大量访问存储器资源等嵌入式应用的理想选择。
Nios II处理器还提供指令和数据缓冲。用户可以加入大小在512字节至64K字节的指令或者数据缓冲。丰富的TriMatrix存储器模块可实现片内缓冲存储器，加速片外存储器的访问，显著增强嵌入式系统的软件整体性能。
Stratix II GX器件和Nios II处理器：完整的SOPC解决方案
Stratix II GX体系结构适用于基于模块的设计方法，该方法采用预先经过优化的知识产权（IP）模块或者重新使用现有设计模块，进行大规模系统设计。
Altera SOPC Builder自动系统开发工具为设计人员提供了强大的平台，利用处理器、外设和存储器接口等普通系统组成来构建基于总线的系统。SOPC Builder生成系统（如图2所示）受益于Stratix II GX体系结构，是一种经过预先优化的IP模块。
图2. 典型的SOPC Builder生成系统
Stratix II GX设计人员可以使用SOPC Builder来加入系统组成，而不会影响系统性能；这得益于Quartus® II 软件的LogicLock™设计方法特性。SOPC Builder还建立了仿真环境，为定制硬件提供测试台，可用于启动Nios II集成开发环境（IDE）。
SOPC Builder提供的多种定制外设使设计人员能够从概念产生开始，建立一个完整可行的系统。这些外设包括：
- 中断控制器
- 直接存储器访问（DMA）
- 并行I/O模块
- 串行接口
- 存储器接口
Nios II IDE是一种完整的软件开发环境，能够处理所有的软件开发任务，例如程序编辑、编译和调试等。
Nios II外设和接口网页提供Nios II处理器外设的详细信息。
