随着FPGA在密度、功能和性能上的迅速发展，该技术已经被越来越多的应用于以前由ASIC或者ASSP实现的关键系统功能。Altera的Stratix® II GX 随着FPGA在密度、功能和性能上的迅速发展，该技术已经被越来越多的应用于以前由ASIC或者ASSP实现的关键系统功能。Altera
Stratix II GX器件实现的设计安全性
基于SRAM的FPGA具有易失性，需要在上电时将配置比特流从闪存或者配置器件送至FPGA。这种配置比特流在传输过程中会被截取。Stratix II GX FPGA采用128位AES和非易失密钥对配置比特流进行加密，保证了设计安全性。AES是美国标准和技术研究所（NIST）的加密标准，用来替代设计加密标准（DES）。AES由联邦信息处理标准（FIPS）认证，美国政府部门采用它来保护敏感的一般信息（参见FIPS-197 (PDF)）。128位AES密钥安全性优于DES（56位密钥长度）和Triple DES（112位有效密钥长度）。关电时，非易失密钥仍能够保持其信息，因此无需电池支持。图1所示为安全配置流程，它采用三个步骤实现：
- 128位AES被设置在Stratix II GX器件的非易失密钥存储中。
- Altera® Quartus® II 软件使用相同的AES密钥产生一个加密配置文件，然后将其存储在闪存或者配置器件中。
- 上电时，闪存或者配置器件将加密配置文件发送给Stratix II GX，利用存储的AES密钥解密文件，进行配置。
没有密钥无法解密已经加密的配置文件，从而防止了IP盗用。
图1. Stratix II GX安全配置流程
Stratix II GX器件系列不但具备高性能、高密度和特性丰富的体系结构，还支持设计人员保护其设计。了解更详细的信息，或者利用Stratix II GX设计安全性来保护您的下一FPGA设计，请联系您当地的Altera销售代表。
