Stratix II GX物理编码子层
Stratix® II GX 收发器含有专用数字功能，支持背板、线路卡和芯片至芯片应用中多种重要协议的物理编码子层。Altera对模块进行了优化，增强了对协议的支持，减少了实现物理层协议所需要的FPGA资源，同时降低了功耗。模块与特定的IP和参考设计相结合，能够提供完整的协议解决方案，简化了设计复杂度，降低了工程风险。表1是Stratix II GX收发器支持的重要协议。
注释：
- 采用过采样技术支持的数据速率
物理编码子层模块
PCS模块依靠收发器内部的专用硬件逻辑简化了对协议的支持。图1是Stratix II GX PCS体系结构的模块框图。
图1. Stratix II GX PCS体系结构
查看全图
Stratix II GX PCS编码子层收发器模块提供实现协议的关键特性。此外，还包括专用状态机支持PCI Express、GbE和XAUI协议。状态机同时配置和控制各种PCS子模块，以支持专用协议，进一步简化了设计实现。表2和表3所示为PCS协议支持。
| 表2. PCS协议实现（8B/10B编码） |
| 要求的PCS功能 |
PCI Express
(Gen. 1) |
GbE |
XAUI |
串行RapidIO |
SerialLite II |
| 数据速率(Gbps) |
2.5 |
1.25 |
3.125 |
3.125 |
0.622 – 6.375 |
| 通道绑定 |
1, 4, 8 |
1 |
4 |
1, 4 |
up to x20 |
| 参考时钟 (MHz) |
100 |
125 |
156.25 |
156.25 |
62.2-622.08 |
| FPGA总线宽度（位） |
8 or 16 |
8 |
16 |
16 |
8, 10, 16, 32 |
| 专用同步状态机 |
 |
|
|
|
|
| 字对齐 |
|
|
|
|
|
| 速率匹配 |
|
|
|
|
|
| 字节串化/解串 |
|
|
|
|
|
| 相位比较FIFO缓冲 |
|
|
|
|
|
| 字节重新排序 |
|
|
|
|
|
| 单字节滑动 |
|
|
|
|
|
| 特殊接口 |
PIPE-1.0 |
GMII Like (2) |
XGMII Like (3) |
|
|
| 表3. PCS协议实现（加扰编码） |
| 要求的PCS功能 |
CEI-6G |
SDH/SONET 加扰背板 |
SD-SDI |
HD-SDI |
| 数据速率(Gbps) |
6.375 |
0.622 |
2.488 |
0.270 (1) |
1.485 |
| 通道绑定 |
1 |
1 |
1 |
1 |
1 |
| 参考时钟（MHz） |
155.52 - 622.08 |
62.2, 311.04 |
77.76, 155.52, 311.04, 622.08 |
67.5 |
74.25 |
| FPBA总线宽度（位） |
32 |
8 |
16 |
10 |
10 |
| 字对齐 |
|
|
|
|
|
| 速率匹配 |
|
|
|
|
|
| 字节串化/解串 |
|
|
|
|
|
| 相位比较FIFO缓冲 |
|
|
|
|
|
| 字节重新排序 |
|
|
|
|
|
| 单字节滑动 |
|
|
|
|
|
表2和表3的注释：
- 采用过采样技术得到的数据速率
- GMII仅支持千兆以太网
- XGMII具有SDR而不是DDR接口
收发器内部的每个模块经过高度配置，支持工业标准和定制专用协议。Quartus® II开发工具简化了收发器的设计实现。该工具可自动配置收发器PCS模块，支持所选的协议，加速其实现，降低了设计风险。开发工具还为专用和非标准协议提供基本配置模式。
内建自测试（BIST）
BIST为收发器提供一套强大的诊断功能，包括码型发生器和校验器，用于伪随机二进制序列（PRBS）等。BIST还提供4级回环配置进行系统诊断，实现对FPGA内部PMA、PCS或者PMA和PCS层的同时查询。
相关链接
|
文档资料
> 
