Stratix III 系列的体系结构
Stratix® III FPGA的核心结构建立在创新的逻辑单元上，即自适应逻辑模块(ALM)，ALM通过MultiTrack互联结构进行连接，实现逻辑、算法和寄存器功能。采用了ALM和MultiTrack互联体系结构，Stratix III成为有史以来速度最快，容量最大的FPGA。
自适应逻辑模块
每个ALM含有8个分段式逻辑结构输入，支持：
- 完整的6输入查找表(LUT)和可选7输入LUT
- 两种独立输出可进行小容量 LUT 的多种组合，提高了逻辑组合效率。
- 不需要其他资源，可实现复杂的逻辑算法功能。
图1.Stratix III 器件的ALM
表1详细说明了Stratix III ALM的特性和优点。
表1. Stratix III ALM的特性和优点 |
每个ALM提供的资源 |
优点 |
8 输入分段式 LUT |
- 实现完整的6输入逻辑函数，可选择7输入函数，或者分成更小的独立LUT，例如2个独立的4输入LUT。
- Quartus® II 软件设计套件集成了这种分段式功能，针对性能、效率、功耗和面积进行了优化(更大的逻辑容量、更少的无用逻辑)。
|
两个嵌入式加法器 |
- 每个ALM支持两位加法，或者一个三位加法，不需要其他资源。
- 由同一ALM产生操作数，不需要其他逻辑。
|
两个寄存器 |
- 最佳寄存器逻辑比，确保器件不受寄存器限制。
- 丰富的寄存器资源，适用于需要大量寄存器的应用以及高性能流水线设计。
|
两路输出 |
- 可以在单个ALM两路输出之间灵活的划分输入，较宽的输入运行较快，较窄的输入以更高的效率使用其他资源。
|
MLAB |
- Stratix III FPGA内核采用的新技术是第二代逻辑阵列模块(LAB)，即MLAB，可以用作普通ALM，也可以配置为简单的双端口SRAM模块。
- MLAB 作为TriMatrix存储器技术的一部分，可以配置为64x10或者32x20简单双端口SRAM模块。MLAB针对滤波延时线、FIFO小缓冲和移位寄存器进行了优化，最大性能达到600MHz时钟速率。
|
参考Stratix III 器件手册Logic Array Blocks & Adaptive Logic Modules chapter获得更多信息.
MultiTrack互联
Stratix III FPGA利用了MultiTrack互联技术，其性能最佳的连续布线实现了各个设计模块内部和模块之间的通信。
图2中的MultiTrack互联技术用于Altera Stratix FPGA系列，可以：
- 提供业界最佳互联，与竞争方案相比，单跳逻辑是其5倍。
- 以更少的互联访问更多的周围LAB，从而提高了性能，降低了功耗。
- 避免了区域拥塞，提供更好的逻辑组合。
图2.Stratix FPGA系列MultiTrack互联结构
参考Stratix III 器件手册MultiTrack Interconnect chapter 获得更多信息.
Stratix III 体系结构的优势
分段式LUT、两个全加器、两个寄存器以及其他的逻辑增强功能使ALM能够划分为效率很高的两个独立LUT，从而使Stratix III 成为速度最快，容量最大的(没有逻辑浪费)FPGA。
- Stratix III FPGA比前一代Stratix II FPGA快35％
- Stratix III FPGA比最相近的竞争逻辑单元快出一个速率等级，逻辑多出80％，效率更高。
- 与Quartus II 软件完全集成，充分利用ALM中的8输入分段式LUT以及Stratix II FPGA的布线互联结构。
表2提供了关于Stratix III FPGA更多信息的链接。
|
文档资料
> 
下一步