文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

高端 FPGA       关于Stratix系列    Stratix IV (E和GX)    Stratix III (L和E)           简介           最终市场应用           设计资源           文档资料           开始设计    Stratix II (和GX)    Stratix (和GX)     中端FPGA    Arria (GX)     低成本FPGA    Cyclone III    Cyclone II    Cyclone     CPLD    MAX II (和G, Z)    MAX 3000A     ASIC       关于Hardcopy系列    HardCopy IV (E和GX)    HardCopy III    HardCopy II    HardCopy Stratix     特殊市场供货    无铅       扩展温度标准       工业温度       军事温度       汽车温度     配置器件    增强型配置器件    串行配置器件     成熟器件       产品列表

主页 > 产品 > 器件 > Stratix III (L和E) > 简介 > Stratix III ALM逻辑结构的8输入分段式LUT 打印此页 订阅电邮新闻 Stratix III ALM逻辑结构的8输入分段式LUT Stratix® III FPGA 利用 Altera 大获成功的创新自适应逻辑模块 (ALM) 逻辑结构 ( 如图 1 所示 ) 实现了有史以来 FPGA 最高效的逻辑架构。 图 1. Stratix III 器件的ALM 每个 Stratix III 器件的ALM有8个输入，含有一个分段式查找表 (LUT)、两个专用嵌入式加法器、两个专用寄存器以及其他增强逻辑。这些特性使ALM能够实现选择7输入LUT功能、全6输入逻辑功能，以及两个由容量更小的LUT(例如，两个独立4输入LUT) 组成的独立功能。 图2所示为一个ALM支持的各种LUT配置，表1说明了每种ALM配置。 图 2. Stratix III 器件 ALM 的分段式功能 表1. Stratix III器件的ALM配置 配置 说明 Stratix III 器件的一个 ALM 可支持任意 6 输入逻辑功能。 Stratix III 器件的一个 ALM 可以配置实现两个独立 4 输入或者更小的 LUT 。 Stratix III 器件的一个 ALM 可以配置实现一个 5 输入 LUT 和一个 3 输入 LUT 。两个 LUT 的输入互相独立。 3 输入 LUT 可用于实现具有三个或更少输入的任意逻辑功能。因此也支持一个 5 输入 LUT 和一个 2 输入 LUT 组合。 Stratix III 器件的一个 ALM 可以配置实现一个 5 输入 LUT 和一个 4 输入 LUT 。两个 LUT 必须共用一个输入。 5 输入 LUT 最多具有 4 个独立输入。 4 输入 LUT 最多具有 3 个独立输入。 LUT 之间共用输入在 FPGA 设计中比较普遍， Quartus ® II 软件将自动寻找这种结构方式的逻辑功能。 Stratix III 器件的一个 ALM 可以配置实现两个 5 输入 LUT 。在这种情况下， LUT 之间共用两个输入，每个 5 输入 LUT 最多具有 3 个独立输入。 如果两个 6 输入功能具有相同的逻辑操作和 4 个共用输入，那么这两个 6 输入功能可在一个 Stratix III ALM 中实现。 在扩展模式下， Stratix III 器件的一个 ALM 可以实现 7 变量功能的子集。 Quartus II 软件自动识别可用 7 输入功能，将其适配到 ALM 中。 Table 2. Learn More about Stratix III FGPAs Topic Description Stratix III 和Virtex-5对比 Stratix III ——世界上速度最快的 FPGA Stratix III ——世界上容量最大的 FPGA Stratix III 和 Virtex-5 逻辑效率对比 白皮书 Stratix III FPGA对比Xilinx Virtex-5器件: 体系结构和性能比较 技术文档 Stratix II 逻辑和布线体系结构 (PDF) (Stratix III 体系结构基础) 利用自适应逻辑模块提高 FPGA 的性能和面积 (PDF) 分段式 FPGA 逻辑单元 (PDF) 体系结构 体系结构简介 给本页评分   下一步 观看网播 下载软件 参加培训 获取设计案例 观看视频 获取参考设计 立即购买 购买开发套件 支持 获取器件支持 进入Altera论坛 文档 获取文档资料 获取手册 获取数据手册 获取白皮书 订阅电邮新闻

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。