Stratix GX源同步信号
Stratix™ GX器件具有多达45个接收器和45发送器通道，支持数据率高达1Gbps的源同步信号。这些源同步通道是Stratix GX器件中高带宽收发器模块的高速补充方案。此外，Stratix GX器件支持诸如HyperTransport接口、RapidIO™、网络包交换接口 (NPSI) （以前称为CSIX）、POS-PHY Level 4、SFI-4和10Gbit以太网XSBI等高速I/O协议的需求。设计者能够使用Stratix GX器件创建使用不同I/O协议器件之间的高性能桥接功能。
随着源同步时钟方案的高速接口接近1Gbps传送速率，时钟至通道和通道至通道偏移的容限大大缩小。为了保持在允许的偏移内，设计者必需使用精确的印刷电路板（PCB）设计技术，因为走线长度最细微的不匹配都可能导致错误的数据传送。其它诸如抖动、温度和电压变化等影响让这个问题更加复杂，使得简单的静态相位调整技术不是非常有效。Altera意识到工程师在设计高速数据传送系统中面临的这些问题，在Stratix GX器件中集成了动态相位调整电路，大大地简化的PCB设计，消除了由偏移引发的信号对齐问题。
Stratix GX DPA
DPA电路用采样时钟对齐输入数据，消除了时钟至通道和时钟至时钟偏移，见图1。
图1：Stratix GX支持1Gbps的源同步通道 
DPA使用Stratix GX快速锁相环（PLL），是专用源同步电路的可选功能。动态相位调整器使用快速PLL生成的八个相移时钟中的一个，选择最接近输入数据中部的时钟相位来采样数据和对齐数据。这种对齐是连续进行的，能够补偿时钟和数据信号之间实时时序变动导致的动态变化。
DPA电路支持多种串行/解串行（SERDES）因子，包括8X和10X模式。每个通道都有各自的DPA电路，为每个通道提供独立的数据对齐功能。因此，DPA能够消除通道至通道的偏移，以及时钟至通道的偏移，见图2。
图2. 具有DPA电路的偏移校正 
表1总结了Stratix GX器件的DPA时序规范。
| 表1总结了Stratix GX器件的DPA时序规范。 |
| 参数 |
值 |
| 数据频率范围 |
415 Mbps至1 Gbps |
| 时钟频率范围 |
77.75 MHz至644.53 MHz |
| Signaling Levels |
LVDS、LVPECL、3.3-V PCML、HyperTransport |
差分I/O标准
Stratix GX源同步电路支持LVDS、LVPECL、3.3-V PCML和HyperTransport差分I/O标准。设计者通常在高性能应用中使用这些标准，建立更好的噪声容限，提供更低的电磁干扰（EMI），具有更低的功耗。此外，这些标准支持高速接口标准如HyperTransport接口、RapidIO、NPSI、POS-PHY Level 4 (SPI-4)、SFI-4、10Gbit以太网XSBI和UTOPIA Level 4等对大数据吞吐量的需求。表2总结了Stratix GX器件支持的差分I/O标准、最大性能速率和应用。
| 表2. Stratix GX器件差分I/O标准性能 |
| I/O标准 |
性能(Gbps) |
典型应用 |
| LVPECL |
1 |
通用 |
| 3.3-V PCML |
1 |
背板 |
| LVDS |
1 |
背板 |
| HyperTransport (1) |
1 |
Host processor |
注释：
1.HyperTransport协议支持限制在1Gbps以内。
相关链接
|
文档资料
> 
