Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

POS-PHY Level 2 and 3 Compiler

主页 > 产品 > IP > 通信 > POS-PHY > 2008-05-16

from Altera Corporation

Download Free Evaluation



OpenCore Plus Support

Features

  • Link-layer or PHY-layer POS-PHY interfaces
  • Bridges between different POS-PHY interfaces
  • Single-PHY (SPHY) or up to 8-channel multi-PHY (MPHY) operation, with configurable FIFO buffers
  • AtlanticTM interface allows a consistent interface between all Altera® cell and packet MegaCore® functions
  • Many POS-PHY bus widths (8 bits, 16  bits, 32 bits) and Atlantic system bus widths (8 bits, 16 bits, 32 bits, 64 bits)
  • Easy-to-use IP Toolbench interface and functional simulation models in Verilog and VHDL

Applications

  • Up to OC-48 rate packet over SONET (POS) or packet over Asynchronous Transfer Mode (ATM) interface in Internet protocol switch/routers, WAN switches, SONET cross connects, or multiplexers
  • Interconnect for SONET framer to Ethernet media access control (MAC), or ATM link layer to PHY devices
  • Bridge or aggregation for POS-PHY to POS-PHY or Ethernet MAC

Standards Compliant

  • Conforms to POS-PHY Level 2 and Level 3 specifications
  • POS-PHY Level 3 compliant with the POS-PHY Level 3 Specification, Issue 4, June2000; POS-PHY Level 2 compliant with the POS-PHY Level 2 Specification, Issue 5, December 1998

High Performance

  • Supports traffic up to a rate of 3.2 Gbps in POS-PHYLevel 3 (OC-48) and 832 Mbps in POS-PHY Level 2
  • Up to 350-MHz intellectual property (IP) core frequency 

General Description

The POS-PHY Level 2 and 3 compiler generates MegaCore functions for use in link-layer or PHY devices that transfer data to and from packet over SONET/synchronous digital hierarchy (SDH) devices using the standard POS-PHY bus. The compiler comprises separately configurable modules, which can be easily combined via the IP Toolbench to generate a highly parameterized module, allowing POS-PHY compliant interfaces (and non-standard interfaces) to be included in custom designs.  Figure 1 shows the possible interfaces. Figure 2 shows the possible bridges.

Figure 1. Interfaces

Figure 1: Interfaces

Figure 2. Bridges

Figure 2: Bridges

Atlantic Interface

The Atlantic interface allows a consistent interface between all Altera cell and packet MegaCore functions. The Atlantic interface supports a point-to-point connection.

For more information on the Atlantic interface, refer to FS 13: Atlantic Interface.

OpenCore Plus Evaluation

Use the Altera OpenCore Plus Evaluation flow to test drive this IP core.

Performance

Typical expected performance and utilization figures for this MegaCore function are provided in the POS-PHY Level 2&3 Compiler User Guide (PDF).

Technical Support

Technical support for this MegaCore function is provided by the Altera mySupport online issue tracking system. You may also search the Altera Knowledge Database for topics related to this function.

Related Documents

  • POS-PHY Level 2&3 Compiler User Guide (PDF)
  • MegaCore IP Library Release Notes and Errata (PDF)
给本页评分


  • IP和参考设计
    • 所有IP
    • 所有参考设计
    • 桥接和适配器
      • 存储器映射
      • Streaming
    • DSP
      • 滤波和变换
      • 错误检测和纠错
      • 调制和解调
      • 图像与视频处理
    • 嵌入式处理器
      • Nios II
        • 处理器核
          • 快速型CPU
          • 经济型CPU
          • 标准型CPU
        • 优势
          • 低成本
          • 高性能
          • 长生命周期
          • 灵活性
        • 软件工具
          • Nios II IDE
          • Nios II C2H 编译器
          • 软件
        • 开发套件
        • 最终市场
        • 客户成功案例
        • 资料
      • 32/16-Bit 微处理器
      • 8/4-Bit 微处理器
    • 接口协议
      • 通信
      • 以太网
      • 高速
      • PCI
      • 串行
      • 音频和视频
    • 存储器控制器
      • DMA
      • Flash
      • 片内
      • SDRAM
      • SRAM
    • 外设
      • 调试和性能
      • 显示
      • 微控制器外围设备
      • 多处理器协调
  • 关于IP
    • 采用IP设计
      • IP Base Suite
    • 评估和下载IP
    • IP认证
    • 系统设计
    • 申请IP
  • IP合作伙伴
    • 关于AMPP规划
    • IP合作伙伴列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻