Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Freescale V1 ColdFire Processor

Home > Products > Intellectual Property > Embedded Processors > 32/16-Bit Microprocessors > Freescale V1 ColdFire Processor

from Freescale

AMPP Approved
SOPC Builder Ready



Freescale   

Features

  • 100 percent instruction set compatible to all ColdFire family processors
  • Supported by all existing ColdFire software ecosystems, including operating systems and tools
  • 1-pin background debug mode (BDM), real-time debug (RTD) support, works with existing ColdFire debugging tools
  • Optimized for the Altera® Cyclone® III FPGAs
  • SOPC Builder compatible
  • $0 licensing fee and $0 royalty for the core
  • Commercial support available
  • Fully synthesizable core
  • Variable length RISC 16-bit, 32-bit, and 48-bit instructions
  • 16 user-accessible, 32-bit wide general-purpose registers
  • 32-bit data bus with 24-bit address bus supporting 16-MB linear addressing
  • Independent, decoupled pipelines
  • 2-stage instruction fetch pipeline (IFP)
  • 2-stage operand execution pipeline (OEP)
  • FIFO instruction buffer provides decoupling

Block Diagram

V1 ColdFire Core Block Diagram

Description

The small-footprint V1 ColdFire core is designed for entry-level, 32-bit applications. It is designed to enhance system utilization resulting in the low power consumption, while giving more than ten times the performance of an 8-bit MCU. 

The FPGA implementation of the V1 ColdFire core on Cyclone III FPGAs extends the ColdFire advantage to a new dimension. You can now create custom MCUs on demand, providing a unique way to add product differentiation. Because the V1 ColdFire core is 100 percent instruction set compatible with other ColdFire processors, newly created MCUs can reuse application code of its predecessors, saving development time.

Free of charge, the V1 ColdFire core is licensed exclusively by IPextreme. Delivered as an encrypted, SOPC Builder tool-compatible intellectual property (IP) core, you can combine the processor core with other embedded peripherals to create custom, exact-fit MCUs using the Quartus® II software (includes the SOPC Builder tool). The ecosystem-compatible debug core ensures that you can use all the familiar standard ColdFire development tools to create applications, including Freescale’s CodeWarrior and IAR’s Workbench for ColdFire development tools.

Contact  Information

  • IPextreme (Sales)
  • V1 ColdFire Brochure
  • Freescale (V1 ColdFire Core)
  • Press Releases
Rate This Page


  • IP和参考设计
    • 所有IP
    • 所有参考设计
    • 桥接和适配器
      • 存储器映射
      • Streaming
    • DSP
      • 滤波和变换
      • 错误检测和纠错
      • 调制和解调
      • 图像与视频处理
    • 嵌入式处理器
      • Nios II
        • 处理器核
          • 快速型CPU
          • 经济型CPU
          • 标准型CPU
        • 优势
          • 低成本
          • 高性能
          • 长生命周期
          • 灵活性
        • 软件工具
          • Nios II IDE
          • Nios II C2H 编译器
          • 软件
        • 开发套件
        • 最终市场
        • 客户成功案例
        • 资料
      • 32/16-Bit 微处理器
      • 8/4-Bit 微处理器
    • 接口协议
      • 通信
      • 以太网
      • 高速
      • PCI
      • 串行
      • 音频和视频
    • 存储器控制器
      • DMA
      • Flash
      • 片内
      • SDRAM
      • SRAM
    • 外设
      • 调试和性能
      • 显示
      • 微控制器外围设备
      • 多处理器协调
  • 关于IP
    • 采用IP设计
      • IP Base Suite
    • 评估和下载IP
    • IP认证
    • 系统设计
    • 申请IP
  • IP合作伙伴
    • 关于AMPP规划
    • IP合作伙伴列表
    Please give us feedback
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻