文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

IP产品    嵌入式处理器        Nios II             处理器核                     快速型CPU                     经济型CPU                     标准型CPU             优势             软件工具                开发套件                最终市场                客户成功案例                资料           Nios           ARM 处理器           32/16-Bit 微处理器           8/4-Bit 微处理器           资料    接口与外设    DSP    通信     About IP       运用IP进行设计       IP认证       系统设计       申请IP     IP界合作伙伴       AMPP计划       AMPP核合作伙伴       AMPP软件合作伙伴

主页 > 产品 > IP > 嵌入式处理器 > Nios II > 处理器核 > 经济型CPU 打印此页 订阅电邮新闻 Nios II/e内核——经济型 Altera专门设计了Nios® II/e“经济型”处理器内核，占用最少的FPGA逻辑和存储器资源，是成本绝对最低的Nios II处理器内核。Nios II/e内核与同类型的8051体系结构具有相同的成本，但是性能更高，200MHz时，达到30 DMIPS，占用的逻辑资源少于700个逻辑单元(LE)。 Nios II嵌入式设计套件(EDS)支持该内核，它包括基于Eclipse的Nios II集成开发环境(IDE)。 Nios II/e内核具有： 高达2 Gbytes的外部地址空间 JTAG调试模块 不到700个LE便实现了系统 可选的调试增强功能 256条定制指令 Nios II/e内核针对价格敏感的应用进行了优化，例如汽车电子、工业和消费类市场等。该内核一般与Altera的低成本FPGA和结构化ASIC产品一起提供。 相关链接 Nios II处理器参考手册(PDF) 低成本优势 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。