文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

IP产品    嵌入式处理器        Nios II             处理器核                     快速型CPU                     经济型CPU                     标准型CPU             优势             软件工具                开发套件                最终市场                客户成功案例                资料           Nios           32/16-Bit 微处理器           8/4-Bit 微处理器           资料    接口与外设    DSP    通信     About IP       运用IP进行设计       IP认证       系统设计       申请IP     IP界合作伙伴       AMPP计划       AMPP核合作伙伴

主页 > 产品 > IP > 嵌入式处理器 > Nios II > 处理器核 > 快速型CPU 打印此页 订阅电邮新闻 Nios II/f内核：快速实现性能关键的应用 Altera专门设计了Nios® II /f“快速”处理器以提高性能。性能超过了300 MIPS* (*Dhrystones 2.1基准测试)，它非常适合性能关键的应用，以及代码或者数据量较大的应用，例如运行全功能操作系统等。 Nios II /f内核由Nios II 嵌入式设计包(EDS)提供支持，它包括基于Eclipse的Nios II 集成开发环境(IDE)。 Nios II /f内核具有： 存储器管理单元(MMU) 存储器保护单元(MPU)  高级异常支持 单独的指令和数据缓冲(512字节至64 Kbytes) 可访问高达2 Gbytes的外部地址空间 可选用于指令和数据的紧耦合存储器 六级流水线，提高了每MHz的MIPS* (*Dhrystones 2.1基准测试) 单周期硬件乘法和桶形移位寄存器 硬件除法选项 动态分支预测 256条定制指令和数量不限的硬件加速器 JTAG调试模块 可选JTAG调试模块增强功能，包括硬件断点、数据触发器和实时跟踪等。 相关链接 Nios II处理器参考手册(PDF) 高性能优势 Nios II 处理器最终市场 Stratix III FPGA 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。