Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Nios II/f内核:快速实现性能关键的应用

主页 > 产品 > IP > 嵌入式处理器 > Nios II > 处理器核 > 快速型CPU

Altera专门设计了Nios® II /f“快速”处理器以提高性能。性能超过了300 MIPS* (*Dhrystones 2.1基准测试),它非常适合性能关键的应用,以及代码或者数据量较大的应用,例如运行全功能操作系统等。
Nios II /f内核由Nios II 嵌入式设计包(EDS)提供支持,它包括基于Eclipse的Nios II 集成开发环境(IDE)。
Nios II /f内核具有:

  • 存储器管理单元(MMU)
  • 存储器保护单元(MPU) 
  • 高级异常支持
  • 单独的指令和数据缓冲(512字节至64 Kbytes)
  • 可访问高达2 Gbytes的外部地址空间
  • 可选用于指令和数据的紧耦合存储器
  • 六级流水线,提高了每MHz的MIPS* (*Dhrystones 2.1基准测试)
  • 单周期硬件乘法和桶形移位寄存器
  • 硬件除法选项
  • 动态分支预测
  • 256条定制指令和数量不限的硬件加速器
  • JTAG调试模块
  • 可选JTAG调试模块增强功能,包括硬件断点、数据触发器和实时跟踪等。

相关链接

  • Nios II处理器参考手册(PDF)
  • 高性能优势
  • Nios II 处理器最终市场
  • Stratix III FPGA
给本页评分


  • IP和参考设计
    • 所有IP
    • 所有参考设计
    • 桥接和适配器
      • 存储器映射
      • Streaming
    • DSP
      • 滤波和变换
      • 错误检测和纠错
      • 调制和解调
      • 图像与视频处理
    • 嵌入式处理器
      • Nios II
        • 处理器核
          • 快速型CPU
          • 经济型CPU
          • 标准型CPU
        • 优势
          • 低成本
          • 高性能
          • 长生命周期
          • 灵活性
        • 软件工具
          • Nios II IDE
          • Nios II C2H 编译器
          • 软件
        • 开发套件
        • 最终市场
        • 客户成功案例
        • 资料
      • 32/16-Bit 微处理器
      • 8/4-Bit 微处理器
    • 接口协议
      • 通信
      • 以太网
      • 高速
      • PCI
      • 串行
      • 音频和视频
    • 存储器控制器
      • DMA
      • Flash
      • 片内
      • SDRAM
      • SRAM
    • 外设
      • 调试和性能
      • 显示
      • 微控制器外围设备
      • 多处理器协调
  • 关于IP
    • 采用IP设计
      • IP Base Suite
    • 评估和下载IP
    • IP认证
    • 系统设计
    • 申请IP
  • IP合作伙伴
    • 关于AMPP规划
    • IP合作伙伴列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻