文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

器件   |   设计软件   |   IP   |   设计服务   |   开发套件及配件   |   资料

IP产品    嵌入式处理器        Nios II             处理器核                     快速型CPU                     经济型CPU                     标准型CPU             优势             软件工具                开发套件                最终市场                客户成功案例                资料           Nios           ARM 处理器           32/16-Bit 微处理器           8/4-Bit 微处理器           资料    接口与外设    DSP    通信     About IP       运用IP进行设计       IP认证       系统设计       申请IP     IP界合作伙伴       AMPP计划       AMPP核合作伙伴

主页 > 产品 > IP > 嵌入式处理器 > Nios II > 处理器核 打印此页 订阅电邮新闻 Nios II处理器内核 与其他软核处理器相比，世界上越来越多的设计人员使用了Nios® II嵌入式处理器，该处理器一直是FPGA和结构化ASIC设计的业界标准处理器。NiosII系列嵌入式处理器目前由三种处理器内核构成，提供常用指令集架构，每一种内核都针对特定的价格/性能点进行了优化，由相同的软件工具链提供支持。 设计人员可以从以下内核中进行选择: Nios II/f:快速 Nios II/e:经济 Nios II/s:标准 关于Nios II处理器内核的技术细节，请参考Nios II处理器参考手册中的Nios II内核详细实现一章。 给本页评分   相关链接 Nios II Core Implementation Details chapter of the Nios II Processor Reference Handbook Processor Architecture chapter of the Nios II Processor Reference Handbook Instruction Set Reference chapter of the Nios II Processor Reference Handbook

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  器件 | 设计软件 | IP | 设计服务 | 开发套件及配件 | 资料  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。