Altera专门设计了Nios® II/s“标准型”处理器内核，这一小型处理器内核保持了较好的软件性能。Nios II/s内核针对价格敏感的中等性能应用进行了优化，包括那些代码和数据量较大的情况，例如运行完整操作系统的应用。
Nios II嵌入式设计套件(EDS)支持该内核，它包括基于Eclipse的Nios II集成开发环境(IDE)。
Nios II/s内核具有：
- 指令缓冲
- 高达2 Gbytes的外部地址空间
- 可选的指令紧耦合存储器
- 5级流水线
- 静态分支预测
- 硬件乘法、除法和移位选项
- 256条定制指令
- JTAG调试模块
- 可选的JTAG调试模块增强功能，包括硬件断点、数据触发和实时跟踪等
针对含有数字信号处理(DSP)模块的Altera®器件系列，Nios II/s内核提供更多的功能和性能支持，Nios II/f内核含有硬件乘法电路，实现3周期乘法运算。乘法单元还可以用作单周期桶形移位寄存器。
