Nios II外围设备及接口
Nios® II开发套件包括一个常用外围设备及接口库，这个库在Altera® FPGA中可免费使用。用户开发的外围设备和接口可以通过引入向导轻松地引入到Nios II 处理器系统中，为设计再利用提供了一种简便的方法。
标准外围设备
这些即用型设计模块可以用Verilog HDL 和VHDL源代码方式交付使用，其中包括简单系统集成所必需的所有软件子程序。表1列出了包括在Nios II开发套件中的外围设备及接口。更多SOPC Builder当前可用的IP核请访问IP MegaStore页面。
| 表1. Nios II 外围设备及接口 |
| 外围设备 |
说明 |
文档 |
| JTAG UART |
通过内嵌在Altera FPGA内部的联合测试行动组（JTAG）电路，在PC主机和SOPC Builder系统之间进行串行字符流通讯 |
数据手册 |
| CompactFlash Interface |
提供大容量存储支持 |
数据手册 |
| 用户逻辑接口 |
将片内用户逻辑或片外器件连接到SOPC Builder生成的系统中 |
数据手册 |
| UART |
提供通用串行接口，具可变波特率、奇偶校验、停止和数据位及可选的流量控制信号 |
数据手册 |
| 间隔时钟 |
提供32比特时钟，可作为周期脉冲发生器或系统看门狗时钟 |
数据手册 |
| 并行I/O接口 |
提供1比特到32比特的并行I/O接口(输入、输出、边缘采样) |
数据手册 |
| 串行外围设备接口(SPI) |
实现工业标准串行外围设备接口，支持主设备或从设备协议 |
数据手册 |
| DMA控制器 |
与存储器进行批量数据交换，减轻CPU的负担 |
数据手册 |
| SDRAM控制器 |
提供一个简单Avalon™接口，与片外的SDRAM沟通，支持8、16、32和64比特数据宽度 |
数据手册 |
| 存储器接口 |
包括：
- 片内ROM和RAM
- SDRAM、SSRAM、SRAM和flash
- Altera的串行配置器件
|
数据手册 |
| 以太网端口 |
包括：
- 10/100兆比特每秒SMSC LAN91C111单芯片以太网控制器
-
提供轻量级的IP TCP/IP协议栈的软件支持
-
已经包含在Nios II开发套件中 |
数据手册 |
设计者采用SOPC Builder开发工具配置Nios II处理器系统。通过SOPC Builder，设计者可以利用一个直观的向导型用户接口来配置组件，配置存储器映射地址、主/从设备关系，以及中断优先级。另外，SOPC Builder使得设计者可以轻易地将他们自己的用户模块象标准外设一样集成在系统内。
用户定制外围设备
设计者可以创建用户自己的外围设备，并通过用户逻辑接口向导将其集成到Nios II 处理器系统中。这种自动化工具能够检验Verilog 或VHDL源代码，识别顶层端口并将这些端口连接到合适的处理器总线信号上，整个过程用户介入很少。这种高效节省时间的方法创建的定制外设和定制指令，一样可以象其它组件一样正常工作。用户还可以通过反复设计，轻松得出优化系统的最好方式。点击SOPC Builder，查看更多相关信息。
|
文档资料
> 
