
特性:
- ANSI/ISO C 代码按键式加速
- 和软件设计流程的紧密集成
- 硬件加速器和 CPU 存储器映射的直接连接
- 无缝支持指针和数组
- 高效的存储器处理延迟预知调度和流水线
极大地提升了嵌入式软件的性能
Nios® II C 语言至硬件加速 (C2H) 编译器将对时间要求较高的 ANSI C 函数转换为 FPGA 中的硬件加速器,大大提升了软件性能。
对于使用 Altera 流行的 Nios II 嵌入式处理器 的嵌入式设计人员而言, Nios II C2H 编译器是一种效能工具,它可以帮助您:
- 在软件中迅速完成原型算法
- 使用自动硬件加速,右键单击提升软件性能。
- 使用未扩展 ANSI/ISO C 代码进行设计
- 使用您熟悉的基于 Eclipse 的 Nios II IDE 进行开发
对于需要提高其嵌入式软件性能的软件工程师而言,硬件加速是非常重要的工具。与通用 CPU 相比,硬件加速器利用 FPGA 并行处理结构,在每一个时钟周期中完成更多的计算操作,将性能提升几个数量级。请参考表 1 几种常见嵌入式计算算法的性能和面积结果。
表 1. 用户应用软件结果实例 |
|||
算法 |
速度提高 |
系统 f MAX |
系统资源提高 (1) |
自相关 |
41.0x |
115 |
124% |
位分配 |
42.3x |
110 |
152% |
卷积编码器 |
13.3x |
95 |
133% |
快速傅立叶变换 (FFT) |
15.0x |
85 |
208% |
高通滤波器 |
42.9x |
110 |
181% |
矩阵旋转 |
73.6x |
95 |
106% |
RGB 至 CMYK |
41.5x |
120 |
84% |
RGB 至 YIQ |
39.9x |
110 |
158% |
系统资源提高考虑了片内资源的逻辑单元等价成本,例如乘法器和存储器,显示了加入加速器和缓冲之后增加的成本。
这些数据表明, Nios II C2H 编译器能够以最小的成本和资源占用大大提升系统性能。关于这些实例结果的详细信息,请参考 硬件加速器自动生成白皮书 (PDF) 。
熟悉的软件设计流程
到目前为止,还一直由手动完成将软件卸载给硬件加速器,只有那些拥有工具、经验和时间的开发人员才能利用这一技术建立、测试寄存器传送级 (RTL) 模块,并集成到处理器系统中。而 Nios II C2H 编译器自动建立并集成硬件加速器,开发时间由几星期缩短到几分钟。
如果您以前曾经使用过基于 Eclipse 的 Nios II 集成开发环境 (IDE) ,那么采用 Nios II C2H 进行设计将非常简单。您所需要做的工作是:
Nios II C2H 编译器使您能够快速高效的在设计空间中优化您的应用软件算法,仅针对软件实现来提升性能。您需要做的只是右键单击进行加速。
订购信息
您现在就可以订购 Nios II C2H 编译器。请参考表 2 的价格和订购信息。此外还提供免费评估。请联系您当地的 Altera 销售代表,了解详细信息。
表 2. Nios II C2H 编译器订购码和价格信息 |
||
订购码 |
价格 |
订购信息 |
IPT-C2H-NIOS |
$2,995 |
在美国和加拿大,请致电 1-888-800-0631 ,或者联系您当地的 Altera ® 销售代表。北美以外地区,请联系您的 当地分销商 。 |
