Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Nios II C语言至硬件加速编译器

主页 > 产品 > IP > 嵌入式处理器 > Nios II > 软件工具 > Nios II C2H 编译器

Right-Click to Accelerate

特性:

  • ANSI/ISO C 代码按键式加速
  • 和软件设计流程的紧密集成
  • 硬件加速器和 CPU 存储器映射的直接连接
  • 无缝支持指针和数组
  • 高效的存储器处理延迟预知调度和流水线

极大地提升了嵌入式软件的性能

Nios® II C 语言至硬件加速 (C2H) 编译器将对时间要求较高的 ANSI C 函数转换为 FPGA 中的硬件加速器,大大提升了软件性能。

对于使用 Altera 流行的 Nios II 嵌入式处理器 的嵌入式设计人员而言, Nios II C2H 编译器是一种效能工具,它可以帮助您:

  • 在软件中迅速完成原型算法
  • 使用自动硬件加速,右键单击提升软件性能。
  • 使用未扩展 ANSI/ISO C 代码进行设计
  • 使用您熟悉的基于 Eclipse 的 Nios II IDE 进行开发

对于需要提高其嵌入式软件性能的软件工程师而言,硬件加速是非常重要的工具。与通用 CPU 相比,硬件加速器利用 FPGA 并行处理结构,在每一个时钟周期中完成更多的计算操作,将性能提升几个数量级。请参考表 1 几种常见嵌入式计算算法的性能和面积结果。

表 1. 用户应用软件结果实例

算法

速度提高
( 通过 Nios II CPU)

系统 f MAX
(Mhz)

系统资源提高 (1)

自相关

41.0x

115

124%

位分配

42.3x

110

152%

卷积编码器

13.3x

95

133%

快速傅立叶变换 (FFT)

15.0x

85

208%

高通滤波器

42.9x

110

181%

矩阵旋转

73.6x

95

106%

RGB 至 CMYK

41.5x

120

84%

RGB 至 YIQ

39.9x

110

158%

表 1 注释:

•  系统资源提高考虑了片内资源的逻辑单元等价成本,例如乘法器和存储器,显示了加入加速器和缓冲之后增加的成本。

这些数据表明, Nios II C2H 编译器能够以最小的成本和资源占用大大提升系统性能。关于这些实例结果的详细信息,请参考 硬件加速器自动生成白皮书 (PDF) 。

熟悉的软件设计流程

到目前为止,还一直由手动完成将软件卸载给硬件加速器,只有那些拥有工具、经验和时间的开发人员才能利用这一技术建立、测试寄存器传送级 (RTL) 模块,并集成到处理器系统中。而 Nios II C2H 编译器自动建立并集成硬件加速器,开发时间由几星期缩短到几分钟。

如果您以前曾经使用过基于 Eclipse 的 Nios II 集成开发环境 (IDE) ,那么采用 Nios II C2H 进行设计将非常简单。您所需要做的工作是:

  • 分析软件代码,确定出现性能瓶颈的函数。
  • 在 Nios II IDE 中高亮显示所需的函数,右键单击加速。
  • 查看详细的 C2H 编译器报告文件,确定简单的 C 代码优化。
  • 进行优化和迭代,直到达到所需的性能。
  • 迅速达到您应用软件的性能要求,提前发售产品。

    Nios II C2H 编译器使您能够快速高效的在设计空间中优化您的应用软件算法,仅针对软件实现来提升性能。您需要做的只是右键单击进行加速。

    订购信息

    您现在就可以订购 Nios II C2H 编译器。请参考表 2 的价格和订购信息。此外还提供免费评估。请联系您当地的 Altera 销售代表,了解详细信息。

    表 2. Nios II C2H 编译器订购码和价格信息

    订购码

    价格

    订购信息

    IPT-C2H-NIOS

    $2,995

    在美国和加拿大,请致电 1-888-800-0631 ,或者联系您当地的 Altera ® 销售代表。北美以外地区,请联系您的 当地分销商 。

    相关链接

    • 设计实例
    • 立刻购买
    给本页评分


  • IP和参考设计
    • 所有IP
    • 所有参考设计
    • 桥接和适配器
      • 存储器映射
      • Streaming
    • DSP
      • 滤波和变换
      • 错误检测和纠错
      • 调制和解调
      • 图像与视频处理
    • 嵌入式处理器
      • Nios II
        • 处理器核
          • 快速型CPU
          • 经济型CPU
          • 标准型CPU
        • 优势
          • 低成本
          • 高性能
          • 长生命周期
          • 灵活性
        • 软件工具
          • Nios II IDE
          • Nios II C2H 编译器
          • 软件
        • 开发套件
        • 最终市场
        • 客户成功案例
        • 资料
      • 32/16-Bit 微处理器
      • 8/4-Bit 微处理器
    • 接口协议
      • 通信
      • 以太网
      • 高速
      • PCI
      • 串行
      • 音频和视频
    • 存储器控制器
      • DMA
      • Flash
      • 片内
      • SDRAM
      • SRAM
    • 外设
      • 调试和性能
      • 显示
      • 微控制器外围设备
      • 多处理器协调
  • 关于IP
    • 采用IP设计
      • IP Base Suite
    • 评估和下载IP
    • IP认证
    • 系统设计
    • 申请IP
  • IP合作伙伴
    • 关于AMPP规划
    • IP合作伙伴列表
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻