系统FPGA合作伙伴计划
系统级设计
系统级设计方法利用高级语言进行系统开发和结构探索，提高了效率，缩短了产品面市时间，得到质量更高的结果，降低了风险。系统级设计涉及到所有的电子系统级(ESL)开发设计流程工具，包括设计输入、行为模型、综合、硬件/软件协同设计和验证等。高级设计环境适用于大容量高性能FPGA，例如Altera®
Stratix® II和CycloneTM II器件。
但是，系统级设计工具需要解决这些高级设计环境中的算法和计算量较大的设计问题，包括数字信号处理(DSP)、视频和图像处理、无线通信、加密和解密技术等。
系统FPGA合作伙伴计划
Altera系统FPGA合作伙伴计划的目的是为设计人员提供FPGA作为系统级设计平台的工具和资源。
这一合作伙伴计划旨在推动FPGA系统级设计工具的开发、应用和互操作。
Altera及其合作伙伴在方法上相互合作，实现了工具间更好的互用性，帮助软件设计人员加速算法在FPGA中的实现。Altera开放了SOPC Builder系统级开发工具和Nios®
II集成设计环境(IDE)的应用程序接口(API)。
系统FPGA方法
Altera及其系统FPGA合作伙伴保证高级语言设计可以最终在FPGA中实现，如图1所示。
图1.系统FPGA设计流程
在硬件流程中，系统设计工具对算法进行优化，生成FPGA寄存器传送级(RTL)代码或者门级网表。然后，将RTL代码或者门级网表导入到Quartus®
II 软件中，进行布局布线和FPGA编程。在软件流程中，系统级设计工具生成SOPC
Builder可以使用的组件。
Altera及其系统FPGA合作伙伴开发了硬件加速技术，包括Nios II
C语言至硬件加速编译器。
系统FPGA发起成员包括：
|
文档资料
> 
