产品
      简介
   Quartus II
          新特性
          入门须知
          性能
          设计特性
          综合特性
          布局布线特性
       验证特性
          操作系统支持
          多处理器支持
          存储器要求
       问与答
          资料
      Quartus II 网络版
   SOPC Builder
   DSP Builder
      ModelSim-Altera
   老版软件
  
 器件设计流程
      FPGA
      CPLD
      结构化ASIC
  
 转移至Quartus II
      MAX+PLUS II 用户
      ASIC用户
  
 合作伙伴
   EDA合作伙伴
      嵌入式软件
      系统级软件
  
 订购与下载
      订购
      下载
      许可
  

Quartus II 编译增强特性

高密度 FPGA 设计的性能和效能达到最佳

Quartus® II 软件首次实现了 FPGA 业界的渐进式编译功能,支持自上而下和自下而上基于团队的设计,缩短了设计迭代的编译时间,同时保持性能不变,使 Quartus II 软件成为高密度 FPGA 设计中效率最高的软件。使用 Quartus II 软件来进行高密度 FPGA 设计,您可以迅速完成设计。

在系统集成过程中,保持设计模块的性能不变

Quartus II 渐进式设计在功能上的改进包括了基于团队的工程管理流程,大大提高了团队设计的效率。系统规划人员可以首先采用自上而下的方法定义一个工程。在新的工程管理器界面中 ( 参见图 1) ,您可以生成所有的自下而上的设计分区工程,让每个工程师独立地进行开发和优化,然后将结果集成到整个设计中。在系统集成阶段,系统规划人员还可以对准备好的优化设计模块逐步进行集成,同时保持设计模块的性能不变。

图 1.  工程管理器 GUI

Figure 1. Project Manager GUI
查看全图

每天进行更多的迭代,实现最大效能

通过缩短编译时间 ( 参见图 2) ,您可以由原来的每天只能迭代一到两次提高到现在的四到十次,极大的提高了设计效能。

图 2. 缩短高密度 FPGA 设计的编译时间,进行更多的迭代

Figure 2. Reduce Compilation Times & Perform More Iterations for High-Density FPGA Designs

更快地达到时序逼进

渐进式编译功能使设计人员能够为综合和适配 / 逻辑布局确定物理和逻辑分区,如图 3 所示。

图 3. 渐进式编译的设计分区

Figure 3. Design Partitions for Incremental Compilation

Quartus II 软件在处理设计时,保留您指定的分区,使您能够优化特定分区而保持其他分区不变。高级优化技术会导致编译时间增加,而渐进式编译功能则使降低了这种影响,提高时序逼近性能,在特定设计分区上使用物理综合等高级优化技术,保持其他分区不变。

例如,如果顶部分区和 F 分区 ( 参见图 3) 已经达到性能要求,那么您可以只修改 B 分区或者打开物理综合功能,重新编译设计来进一步优化设计的总体性能。

使用方便

如图 4 所示,可以方便的在 Quartus II 软件工程导航器层次视图中分配分区。

图 4. 在用户界面中确定设计分区

Figure 4. Identifying Design Partitions in the User Interface

完成设计分区后,设计人员通过为每个分区设置一个网表类型属性,实现对设计处理过程的高级控制。表 1 是一些有效的设置。

表1:分区网表类型
网表类型 行为

网表类型

行为

采用相关设计源文件或文件,编译分区。

后综合

检测到源文件改动,如果可能,采用以前的综合结果,编译分区。

后适配

没有检测到源文件改动,如果可能,采用以前的布局 / 适配结果,编译分区。

后适配 [严格]

如果有后适配网表,保留后适配结果。这一设置与 后适配 设置不同之处在于它使编译器忽略与分区相关的所有设计改动。

空操作

不对分区进行编译,仅将其他分区端口和此分区端口相连。此功能适用于一些分区设计还没有完成的模块化设计。

脚本支持

习惯于脚本设计流程的设计人员可以采用下面所示的编译增强特性,轻松建立设计过程:

set project top_project

package require :: quartus::flow
project_open $project

# Turn on Incremental Compilation
set_global_assignment –name INCREMENTAL_COMPILATION \
FULL_INCREMENTAL_COMPILATION

# Set up the partitions
set_instance_assignment –name PARTITION_HIERARCHY \
db/A_inst –to A –section_id “Partition_A”
set_instance_assignment –name PARTITION_HIERARCHY \
db/B_inst –to B –section_id “Partition_B”

# Set the netlist type to post-fit for subsequent
# compilations so previous results are used if no design
# changes are detected
set_global_assignment –name PARTITION_NETLIST_TYPE \
POST_FIT –section_id “Partition_A”
set_global_assignment –name PARTITION_NETLIST_TYPE \
POST_FIT –section_id “Partition_B”

# Run initial compilation
execute_flow –full_compile

project_close

更多信息请见Quartus II软件Tcl脚本支持

第三方综合支持

所有能够使用Quartus II编译增强特性的第三方综合工具包括:

  • Synplicity Synplify 工具
  • Mentor Graphics® Precision 和 LeonardoSpectrum™ 工具
  • Synopsys DC FPGA

关于这些工具与Quartus II软件编译增强特性使用的详细信息,请参考Quartus II 软件手册

器件支持

Quartus II编译增强特性包含在Quartus II订购版软件5.0及其后续版本中,支持以下系列:

  • Stratix® II FPGA
  • Stratix FPGA
  • Stratix GX FPGA
  • Cyclone™ II FPGA
  • Cyclone FPGA

 
Download the Using the Quartus II Incremental Compilation feature handbook chapter

View Quartus II Incremental Compilation Questions & Answers

   
注册索取最新邮件通知

  请填写反馈意见
  注册索取最新邮件通知