DSP Builder
DSP Builder是一个数字信号处理（DSP）开发工具，它提供了Quartus® II软件和MATLAB/Simulink工具之间的接口。
2.1.3版本的新特性
- 根据Quartus II Verilog输入文件（.vo）产生一个用于仿真的Verilog HDL测试激励
- 支持Quartus II软件版本3.0
- 新的模块：
- 桶型移位寄存器（算术库）
- 比特级的积之和运算（算术库）
- FIFO（存储库）
- Flip Flop（门级库）
- 存储延时（存储库）
- NOT（门级库）
- 园（总线处理库）
- 饱和（总线处理库）
- 新的锁相环（PLL）选项，用于选择PLL的输出时钟在内部使用还是输出到管脚上
- 子系统生成块，用于引入Verilog HDL文件（.v）到一个黑盒子的子系统
特性
- 用于连接Mathwork的MATLAB（信号处理工具箱和滤波器设计工具箱），Simulink环境和Altera® 的Quartus II设计软件环境。
- 支持Altera 的DSP核，这些核均可以从Altera的网站上下载（例如：FIR Compiler、Reed-Solomon Compiler等等）
- 支持多种Altera 的器件：
- Stratix™ GX器件
- Cyclone™ 器件
- Stratix器件
- APEX™ II器件
- APEX 20KE器件
- APEX 20KC器件
- Mercury™器件
- ACEX® 1K器件
- FLEX® 10K器件
- FLEX 6000器件
- 可以利用Altera的DSP开发板来快速的实现设计的原型
- 支持MATLAB 版本6.5/Simulink 5.0 （MathWorks Release 13）
- 支持SignalTap® II逻辑分析仪（一种嵌入式的信号分析仪，它可以探测到DSP开发板上Altera器件内部的信号，并把数据引入到MATLAB的工作区以便于进行可视化的分析）
- 包括了用户可以创建的定制的逻辑，用于配合SOPC Builder和Nios®嵌入式处理器设计。
- 包括了PLL块，用于多时钟设计
- 包括了状态机块
- 针对DSP系统的算法和实现，支持统一的表示方法
- 根据MATLAB和Simulink的测试矢量，可以自动生成VHDL测试激励或Quartus II矢量文件（.vec）
- 自动调用VHDL综合器和Quartus II编译器
- 仿真可以设定为比特或周期精度
- 提供多种的定点运算和逻辑操作，用于配合使用Simulink 软件
一般性描述
 在Altera的可编程器件（PLD）上进行DSP系统设计，同时需要支持高级的算法和硬件描述语言（HDL）的开发工具。MathWorks的MATLAB和Simulink系统级的设计工具具备了算法开发、仿真、验证能力，Altera的DSP Builder将这些工具与Altera的开发工具组合在一起，为用户提供了一个完整的DSP开发平台。DSP Builder具备一个友好的开发环境，它可以通过帮助设计师创建一个DSP设计的硬件表示来缩短DSP开发的周期。现有的MATLAB的功能和Simulink块与Altera的DSP Builder块和Altera的知识产权（IP）MegaCore®功能块组合在一起，从而把系统级的设计和DSP算法的实现连接在一起。DSP Builder允许系统、算法、和硬件设计去共享一个通用的开发平台。
设计师可以使用DSP Builder中的块来为Simulink中的系统模型创建一个硬件。DSP Builder中包含了按位和按周期精确的Simulink块，这些块覆盖了最基本的操作例如运算和存贮功能。在DSP Builder模型中，通过使用MageCore功能，复杂的功能也可以被集成进来，参考图1
图1. DSP Builder概述
 点击查看全部信息（652 KB）
Altera MegaCore功能是一个高级的、参数化的IP功能，例如有限脉冲相应（FIR）滤波器和快速傅立叶变换（FFT），这些都是可以根据系统性能需求而快速，简单的配置的。MegaCore功能支持Altera的IP评估特性，用户在购买许可之前可以进行功能和时序上的验证。
- OpenCore® 是指工程师能够不用任何花费在Quartus II软件中测试IP核，然而，工程师不能生成器件的编程文件，从而无法在硬件上测试IP核。
- OpenCore Plus 是增强的OpenCore，可以支持免费的在硬件上对IP进行评估。这个特性允许你为包含了Altera MageCore功能的设计产生一个有时间限制编程文件。通过这个文件，设计者可以在购买授权许可之前就在板级对MegaCore功能进行验证。
所有这些评估的特性，使得用户只有在对它们所需的核的功能和性能都满意后才购买它的授权许可，最后用于批量生产。
DSP Builder的SignalCompiler块读入Simulink模型文件（.mdl），该模型文件是用DSP Builder和MegaCore块生成的，然后生成VHDL文件和TCL脚本文件，用于综合和硬件的实现，以及仿真。图2所示为DSP Builder的设计流程。
图2: DSP Builder 设计流程
点击查看全部信息（23 KB）
相关链接 |
文档资料
> 
