采用Quartus II 软件8.1，加速设计实现
当您面临在相同的开发时间，有时甚至是更短的开发时间内完成越来越复杂的大型设计时，您可以依靠Quartus® II 软件来帮助您更迅速地完成FPGA设计。采用Quartus II 软件，借助其业界一流的效能特性，您能够更迅速地达到时序逼近，降低功耗，缩短开发时间。
8.1版提供新的增强工具，进一步提高了您的效能，再次表明Quartus II 是CPLD、FPGA以及HardCopy® ASIC设计性能和效能首屈一指的软件。
业界最快的编译时间
Quartus II 软件8.1延续了保持业界最快编译时间这一特性，比最相近竞争软件快3倍。不需要整夜等待编译结束，您可以在一天之内完成多次设计迭代。采用8.1版，您将获得：
- 高级布局布线算法
- 支持多处理器，使编译时间平均缩短20％。
- 渐进式编译支持，编译时间进一步减少了70％。
更快地达到时序逼近，降低功耗
FPGA设计不断要求提高性能，降低功耗，因此，您可以依靠这些Quartus II 软件特性来帮助您更迅速地达到时序逼近，满足功耗预算要求。
物理综合
物理综合功能在进行综合时考虑了布局和时序，从而提高了设计性能。8.1版提供增强物理综合特性，和前一版相比，帮助您将关键时序模块的性能提高20％，更迅速地达到时序逼近。
渐进式编译
时序逼近所消耗的时间通常取决于设计中的一两个关键模块。利用渐进式编译功能，您可以只修改关键模块，并进行编译，直至时序逼近。一旦关键模块达到时序要求，当设计中的其他部分有变化时，渐进式编译功能可以保持这些模块的性能不变。和普通编译相比，该方法使您能够将编译时间缩短近70%。
TimeQuest和SDC支持
适当的时序约束和详细的报告是理解关键通路并达到时序要求所必须的。TimeQuest是ASIC功能时序分析器，在关键通路分析上为您提供多种不同的定制报告，并支持Synopsys设计约束(SDC)。SDC是业界标准时序约束格式，利用它您可以在设计中建立精确的时序约束，包括复杂时钟方案以及源同步数据接口等，更迅速地达到时序逼近。8.1版新增了SDC模板，指导并加速您建立时序约束。关于这些SDC模板的详细信息，请参考Quartus II TimeQuest时序分析器使用手册 (PDF)。
PowerPlay功耗技术
为确保您的设计达到功耗要求，在不同的设计阶段都需要进行功耗分析。Quartus II 软件包括PowerPlay功耗技术，使您能够在FPGA开发过程中精确地分析功耗，自动优化，降低设计功耗，满足功耗预算要求。
更快的设计开发
FPGA设计中增加的功能越来越多，而开发时间有限，因此，您需要尽量采用设计重用，减少集成设计工作。Quartus II 软件完全满足这些要求，所以您能够将精力集中在设计的增值部分。
渐进式编译
除了上面提到的快速编译之外，渐进式编译特性还可以封装您的定制逻辑，以便设计重用。采用8.1版，您可以把QXP划分文件视为知识产权(IP)设计文件，象任何其他源文件一样，在工程中加入QXP文件。8.1版的设计划分规划器中加入了新的自动划分特性，简化了对设计的划分。在自下而上的设计流程中，带有评估IP模块的设计还支持OpenCore plus功能。
Quartus II 集成综合
FPGA体系结构并不适合门控时钟设计，以前必须手动操作进行修改。采用8.1版，Quartus II 集成综合功能自动将门控时钟转换为FPGA体系结构支持的功能等价逻辑。8.1版还包括改进后的SystemVerilog支持。
SOPC Builder工具
利用系统开发工具SOPC Builder，您可以将设计和IP模块自动集成到一起，从而将开发时间缩短了数星期。
- 模块级设计，在更高的抽象层上进行设计。
- 混合并匹配您的定制模块和SOPC Builder可用IP模块，建立您的系统。
- 自动集成，并生成系统HDL。
- 定制模块IP重用和IP支持
在8.1版中，生成HDL模板，以加速定制模块的建立，还提供新的Avalon®存储器映射DDR存储器半速率桥接功能，实现对DDR SDRAM的低延时访问。
更快的片内调试
如果没有合适的工具，片内调试是难度很大的工作。Quartus II 软件提供多种片内调试工具，帮助您高效地调试片内设计。
SignalTap II 嵌入式逻辑分析器
利用SignalTap® II，您可以打开设计节点，在存储器中存储数据，查看SignalTap II 波形查看器中的结果，从而实时调试FPGA设计。8.1版中新增了存储器限定功能，加强对何时把采样数据送入存储器的控制。通过这一功能，您可以优化片内存储器资源利用率，并进行显示，从而加速了设计调试。
JTAG链调试
新的JTAG链调试工具使您能够迅速完成电路板设计，它提供：
- 图形表征JTAG链
- 识别JTAG链，并进行验证。
- 测试JTAG链编程失效
- 调试链跨过TAP控制器
扩展器件支持
8.1版扩展了对Stratix® IV FPGA的支持：
- 增加了Stratix IV GX引出
- Stratix IV GX纵向移植支持
- 支持新的低成本封装-2速率等级
- 支持
- 8.5 Gbps收发器(6.5 Gbps，-3速率等级)
- 1.6Gbps LVDS
- 400MHz DDR
- 增加了对收发器时序模型的支持
8.1版还首次引入了对HardCopy IV E的辅助支持，HC4E62和EP4SE530用于Stratix IV原型开发。
开始设计
8.1版的Quartus II 网络版软件和ModelSIm®-Altera网络版仿真工具不再需要许可文件，您可以更迅速地评估或者更新您的软件。Quartus II 订购版软件提供免费30天试用，30天试用期后才需要许可。请按照以下三步开始进行设计：
- 下载Quartus II 软件
- 安装Quartus II 软件
- 开始评估/设计
其他特性
- 新操作系统支持，包括Red Hat Enterprise Linux 5和CentOS 4/5 (32位/64位)。
- 加强控制，提高了灵活性，增强任务窗口支持用户定义的开发流程。
- 增强第三方仿真接口，支持对库文件的自动编译，更迅速地完成仿真设置。
- 新的引脚顾问，指导引脚建立，以及与第三方电路板工具的接口。
- 新增对Real Intent公司Meridian时钟域交叉工具的支持，提供解决方案，验证时钟域交叉。
- 为数字信号处理(DSP)、存储器和协议提供新的增强IP内核和宏功能，加速了开发过程。
价格和供货信息
购买Quartus II 软件，免费获得Nios II 处理器(价值495美元)—限时提供
马上购买Quartus II订购版软件，获得Nios II 软核处理器(应用最广泛的软核处理器)的一年许可。了解此次限时促销的详细信息。
现在可以下载订购版和免费的网络版Quartus II 软件8.1。还可以申请获得DVD格式订购版软件。Altera的软件订购程序将软件产品和维持费用合并在一个年度订购支付中，简化了获取Altera®设计软件的过程。订购用户可以收到ModelSim® -Altera版Quartus II 软件以及IP基本套装的全部许可，它包括11个Altera最流行的IP(DSP和存储器)内核。一个节点锁定的PC许可年度软件订购价格为2,495美元，可以通过Altera eStore购买。
|
文档资料
> 
下一步