Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Stratix III Device Active Serial Configuration

主页 > 支持 > 器件 > Stratix III Device Active Serial Configuration

Active Serial Configuration

Active serial (AS) configuration can be performed using an Altera® serial configuration (EPCS) device. During AS configuration, the Stratix® III device is the master and the EPCS device is the slave. Configuration data is transferred to the Stratix III device on the DATA0 pin. This configuration data is synchronized to the DCLK input. Configuration data is transferred at a rate of one bit per clock cycle. The active serial configuration scheme is fast AS (40 MHz).

Configuration Method in Active Serial Mode

  • Using a serial configuration (EPCS) device

For more information, please refer to the Configuring Stratix III Devices chapter in the Stratix III Device Handbook.

Embedded Solution

  • SRunner
    • Portable software driver used to program EPCS devices via an AS interface
    • Works on a PC using a ByteBlasterTM II download cable
    • Source code available for porting to an embedded or other platform

Related Literature

  • Serial Configuration Devices (EPCS1, EPCS4, EPCS16 & EPCS64) Features data sheet 
  • EPCS64 Configuration Device errata sheet 
给本页评分


  • FPGA
    • Stratix IV (E, GX, GT)
    • Stratix III
    • Stratix II/Stratix II GX
    • Stratix/Stratix GX
    • Arria II GX
    • Arria GX
    • Cyclone IV (E和GX)
    • Cyclone III
    • Cyclone II
    • Cyclone
  • CPLD
    • MAX II
    • MAX 3000A
    • MAX 7000
  • ASIC
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy Stratix
    • HardCopy APEX
  • 下载
    • 器件管脚列表
    • Gerber Files
    • IBIS模型
    • BSDL/BST
      • IEEE 1149.1
      • IEEE 1149.6
      • IEEE 1532
    • PCB符号
    • 原理图检查工作表
  • 配置/编程
    • 配置
      • Schemes
        • AP
        • AS
        • FPP
        • JTAG
        • PPA
        • PPS
        • PS
      • Comparison
      • Features
      • Solutions
    • 编程
      • MAX II
      • MAX 3000A
      • MAX 7000
      • Configuration Devices
    • 编程工具
      • Altera Programming Tools
        • 下载电缆
        • Altera编程单元
        • Altera编程SW
      • In-Circuit Testers
        • ICT厂商
      • Boundary-Scan Tools
        • 厂商支持
      • Third Party
      • IEEE 1532
      • Jam STAPL
        • 嵌入式编程
        • 厂商支持
  • 功耗
    • 功耗管理
      • Overview
      • Thermal Management
      • Power Supply Integrity
      • Power Supply Regulation
    • 早期功耗估算器
    • 认证的电源解决方案
  • I/O
    • 特性
    • 规格
    • 热插拔
  • PLL与时钟管理
    • 概要
    • PLL基础
    • 在软件中使用PLL
    • Jitter信息
    • 时钟网络
    • 术语
  • 封装和板级设计
    • 规格
    • 热阻
    • 布局和Socket
    • 制造
  • 质量与可靠性
    • MSL计算器
    • 认证
    • 环境
      • Policy Statement
      • Banned Chemicals
      • REACH
      • RoHS Compliant
        • 合金成分
        • EU Directive Compliance
        • Chinese RoHS
    • PCNs和报告
    • 报告
      • Reliability Report
      • Process Technology
      • JEDEC Compliance
    • Single Event Upset
  • 失效分析
    • 概要
    • 分析性能
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻