文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

CPLDs       MAX II       MAX 3000A       MAX 7000     FPGAs       Arria GX       Cyclone III       Cyclone II       Cyclone       Stratix III       Stratix II/Stratix II GX       Stratix/Stratix GX     结构化ASIC       HardCopy II       HardCopy Stratix       HardCopy APEX 20K     下载       器件管脚列表       Gerber Files       IBIS模型    BSDL/BST       PCB符号     配置/编程    配置    编程    编程工具     功耗    功耗管理       早期功耗估算器       认证的电源解决方案     I/O       I/O规格       热插拔     PLL与时钟管理       概要       PLL基础       在软件中使用PLL       Jitter信息       时钟网络       术语     封装和板级设计       封装规格       热阻       布局/Socket       制造     质量与可靠性       MSL 计算器       认证    环境       PCN & Advisories    报告     失效分析       概要       失效分析能力

主页 > 支持 > 器件 打印此页 订阅电邮新闻 器件支持 Altera© 提供下列器件支持。   CPLD MAX® II MAX 3000A MAX 7000   FPGA Cyclone® III Cyclone II Cyclone Arria™ GX Stratix® III Stratix II and Stratix II GX Stratix and Stratix GX   HardCopy ASIC HardCopy® II HardCopy Stratix HardCopy APEX™ 20K   下载 器件管脚列表 Gerber Files IBIS模型 BSDL&BST 印刷电路板(PCB)符号 资料   配置和编程 编程中心 编程工具 配置中心 FPGA配置方案   功耗管理 功耗管理 早期功耗估算器 认证的电源解决方案   I/O I/O 说明 热插拔   PLL和时钟管理 简介 锁相环(PLL)基础 在软件中使用PLL Jitter 信息 时钟网络 术语表 设计例子 PLL失锁的可能原因   封装和板级设计 说明 热阻 布板技术 制造   质量与可靠性 MSL计算器 认证 环境 PCNs & 报告 报告   失败分析 失败分析简介 失败分析性能 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。