文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

FPGA       Stratix IV(E和GX)       Stratix III       Stratix II/Stratix II GX       Stratix/Stratix GX       Arria GX       Cyclone III       Cyclone II       Cyclone     CPLD       MAX II       MAX 3000A       MAX 7000     ASIC       HardCopy III       HardCopy II       HardCopy Stratix       HardCopy APEX 20K     下载       器件管脚列表       Gerber Files       IBIS模型    BSDL/BST       PCB符号     配置/编程    配置    编程    编程工具     功耗    功耗管理       早期功耗估算器       认证的电源解决方案     I/O       I/O规格       特性       热插拔     PLL与时钟管理       概要       PLL基础       在软件中使用PLL       Jitter信息       时钟网络       术语     封装和板级设计       封装规格       热阻       布局/Socket       制造     质量与可靠性       MSL 计算器       认证    环境       PCN & Advisories    报告     失效分析       概要       失效分析能力

主页 > 支持 > 器件 > 热阻 > Thermal Resistance of Classic Devices 打印此页 发送此页 Thermal Resistance of Classic Devices Table 1 provides qJA (junction-to-ambient thermal resistance) and qJC (junction-to-case thermal resistance) values for Altera® configuration devices.  Table 1:  Thermal Resistance of Classic Devices      Device Pin Count Package qJC (C/W) qJA (C/W) EP600I 24 PDIP 22.0 67.0 24 CerDIP 18.0 60.0 28 PLCC 16.0 64.0 EP610 24 CerDIP 10.0 60.0 24 PDIP 18.0 55.0 24 SOIC 17.0 77.0 28 PLCC 13.0 74.0 EP610I 24 CerDIP 18.0 60.0 24 PDIP 22.0 67.0 28 PLCC 16.0 64.0 EP900I 40 PDIP 23.0 49.0 44 PLCC 10.0 58.0 EP910 40 CerDIP 12.0 40.0 40 PDIP 23.0 49.0 44 PLCC 10.0 58.0 EP910I 40 CerDIP 17.0 44.0 40 PDIP 29.0 51.0 44 PLCC 16.0 55.0 EP1800I 68 PLCC 13.0 44.0 EP1810 68 JLCC 12.0 47.0 68 PLCC 13.0 44.0 68 PGA 6.0 38.0 给本页评分

请填写反馈意见   注册索取最新邮件通知

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。