设计范例

参考设计是技术子系统或者系统蓝图，为复杂系统设计提供有效的解决方案。 知识产权(IP)内核是针对Altera®器件进行了优化的模块，从基本算法模块到收发器、存储器控制器、微处理器、信号处理和协议接口等。 IP内核和参考设计： IP内核支持 IP内核和参考设计系列产品

找到设计实例：

	按产品分类			老产品设计实例
MAX® II 和MAX CPLD Stratix®和Stratix GX FPGA Nios® II 嵌入式处理器				MAX+PLUS® II 图形编辑器 Altera硬件描述语言(AHDL)
	按功能分类			按设计输入分类
算法 外部存储器接口 片内存储器 总线和I/O功能 逻辑 接口和外设 数字信号处理(DSP) 通信 PLL和时钟 嵌入式处理				Quartus® II 软件 Tcl VHDL Verilog HDL C语言 DSP Builder  TimeQuest时序分析器 片内调试
	按第三方仿真工具分类			相关链接
Mentor Graphics® ModelSim® Cadence NCsim Synopsys VCS				设计和支持资源指南 知识数据库 器件支持 设计软件支持 开发套件支持 Altera课程培训 Altera用户社区/论坛 Altera大学计划设计实例

Altera设计实例主要供Altera器件和工具注册用户使用，这些用户有Altera Quartus II订购版软件有效许可。如果您希望购买Quartus II 订购版软件，请联系您当地的Altera代理商，也可以访问Altera eStore。

设计范例免责申明

本站中的设计实例只限于在Altera公司的器件内使用，Altera公司保留其所有权。这些设计范例基于“as-is”的形式提供，便于协调管理；因此，任何形式的授权、代理或者担保（无论是明确的，隐含的还是法定的），包括不受限制的使用、商业授权、无侵犯或者适用某个特殊用途等等，Altera公司都不予以承诺。Altera公司明确地不推荐，不建议以及不要求把这些设计实例和其他非Altera公司提供的任何产品合并使用。