Altera Home Page
文档资料 许可
在线购买 下载

  主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买  
  mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计  

 产品
      MAX/MAX II
      Stratix/Stratix GX
      Nios II
  
 功能
      算法
      存储器
      总线及I/O
      逻辑
      DSP
      通信
      PLL & Clocking
  
 设计输入方法
      Quartus II软件工程
      Tcl
      VHDL
      Verilog HDL
      C Code 范例
      DSP Builder
      TimeQuest
  
 仿真工具
      Mentor Graphics ModelSim
      Cadence NCsim
      Synopsys VCS
  
 旧范例
      图形编辑器
      AHDL
  

设计范例

Altera的工程师开发了一系列可用的设计范例为您在设计中碰到的问题提供有效的解决方案。浏览或搜索您所需设计。

By Products
By Functionality
By Design Entry Method
By Legacy Examples

搜索所有设计范例

在下面的输入框中输入设计范例的关键字,然后点击搜索

Altera提供设计范例给拥有有效Altera器件和工具订单的注册用户。如果您想购买Altera的订单,请和您当地的Altera分销商联络。

Find Answers

对于常见的技术问题,只要您在线准确提交,您都可以在Find Answers中找到答案。Find Answers 运用自然语言处理技术搜索所有技术文档直接回答您的问题。

设计范例免责申明

本站中的设计实例只限于在Altera公司的器件内使用,Altera公司保留其所有权。这些设计范例基于“as-is”的形式提供,便于协调管理;因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某个特殊用途等等,Altera公司都不予以承诺。Altera公司明确地不推荐,不建议以及不要求把这些设计实例和其他非Altera公司提供的任何产品合并使用。


Join the Altera Forum

  请填写反馈意见