文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品       MAX/MAX II       Stratix/Stratix GX       Nios II     功能       算法       存储器       总线及I/O       逻辑       接口与外设       DSP       通信       PLL & Clocking     设计输入方法       Quartus II软件工程       Tcl       VHDL       Verilog HDL       C Code 范例       DSP Builder       TimeQuest    片内调试     仿真工具       Mentor Graphics ModelSim       Cadence NCsim       Synopsys VCS     旧范例       图形编辑器       AHDL

主页 > 支持 > 设计范例 > 存储器 打印此页 发送此页 Memory Design Examples Table 1 below contains memory design examples for use in designs for Altera® devices. Select the design entry method icon to see the design example. Table 1. Memory Design Examples Function Design Entry Method Dual Clock Synchronous RAM Examples for altufm Megafunction User Guide Single Clock Synchronous RAM Single Clock Synchronous RAM With Asynhcronous Read Address Cycle-Shared Dual-Port RAM (csdpram) Parameterized RAM With Separate Input & Output Ports (lpm_ram_dq) Single-Match Content-Addressable Memory (CAM) (altcam) Quad Data Rate (QDR) SRAM Controller Fast-Multiple Match CAM (altcam) Multiple-Match CAM Zero-Bus Turnaround (ZBT) SRAM Controller Legacy Examples Cycle-Shared Dual-Port RAM (csdpram) Cycle-Shared First-In First-Out (FIFO) (csfifo) Parameterized RAM With Separate Input & Output Ports (lpm_ram_dq) The following icons indicate the entry mode(s) used in each example:  Altera hardware description language (AHDL)  VHDL  MAX+PLUS® II Graphic Editor  Verilog hardware description language (HDL)  Tool command language (Tcl)  Quartus® II development tool  给本页评分

请填写反馈意见   注册索取最新邮件通知

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。