文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品       MAX/MAX II       Stratix/Stratix GX       Nios II     功能       算法       存储器       总线及I/O       逻辑       接口与外设       DSP       通信       PLL & Clocking     设计输入方法       Quartus II软件工程       Tcl       VHDL       Verilog HDL       C Code 范例       DSP Builder       TimeQuest    片内调试     仿真工具       Mentor Graphics ModelSim       Cadence NCsim       Synopsys VCS     旧范例       图形编辑器       AHDL

主页 > 支持 > 设计范例 > MAX/MAX II 打印此页 订阅电邮新闻 MAX II和MAX设计实例 表 1 至表 5 的例子通过使用 Quartus® II 或者 MAX+PLUS® II 软件演示了Altera® MAX® II 和 MAX 器件系列的各种特性。关于不同设计输入方法的详细信息，请参考 Quartus II 或者 MAX+PLUS II 软件的帮助文件。 这些设计实例仅面向 Altera 器件。这些例子原样提供，没有担保。 引脚 / 端口扩展或者桥接 接口或者控制 功耗管理和各种逻辑 其他 MAX II 设计实例 Quartus II 或者 MAX+PLUS II 软件的设计实例 表 1 至表 3 的每一设计实例包括： Verilog 源代码 Verilog 测试台文件 为 MDN B2 或者 MDN B3 演示板提供的 Quartus II 网络版 6.0 工程文件和编程文件 ( 列出的逻辑单元 (LE) 和 I/O 资源来自使用 Quartus II 软件 7.2 得到的设计汇编结果。) Modelsim® 6.1d 网络版工程文件，含测试台文件以及波形镜像文件。 大型仿真中不包括仿真文件 文档 表 1. MAX II/G/Z 引脚 / 端口扩展和桥接设计实例 设计名称 说明 文档和设计文件 AN 494：使用 MAX II CPLD 中的 I2C 总线接口实现 GPIO 引脚扩展 (PDF) 使用 I2C 接口实现通用 I/O 扩展 ( 资源占用： 18 个 I/O & ~61 个 LE) 下载 (ZIP) AN 484： MAX II CPLD 中的 GPIO 引脚扩展 SMBus (PDF) 使用 SMBus 接口实现通用 I/O 扩展 ( 资源占用： 18 个 I/O & ~87 个 LE) 下载 (ZIP) AN 487：使用 MAX II CPLD 实现 SPI 至 I2S 桥接 (PDF) SPI 接口和 I2S 总线器件之间的桥接 ( 资源占用： 8 个 I/O & ~286 个 LE) 下载 (ZIP) AN 486：使用 MAX II CPLD 实现 SPI 至 I2C 桥接 (PDF) 通过 SPI 接口控制 I2C总线上音频器件数据流 ( 资源占用： 6 个 I/O & ~102 个 LE) 下载 (ZIP) 表 2. MAX II/G/Z 接口和控制设计实例 设计名称 说明 文档和设计文件 AN 509: 使用MAX II CPLD实现多路 SDIO 器件 (PDF) 通过 I2C 接口实现SDIO多路复用 (资源占用: 9 I/Os & ~34 LEs) 下载(ZIP) (1) AN 492： CF+ 接口 MAX II CPLD (PDF) 实现紧凑闪存接口 ( 资源占用：45 个 I/O & ~119 个 LE) 下载 (ZIP) AN 495：使用 MAX II CPLD 实现 IDE/ATA 控制器 (PDF) 实现 IDE 控制器 ( 资源占用：89 个 I/O & ~134 个 LE) 下载 (ZIP) AN 497：使用 MAX II CPLD 实现 LCD 控制器 (PDF) 实现 LCD 控制器 ( 实例采用了 Optrex 16 x 2 点阵 LCD 模块，可以扩展到其他 LCD 模块 ) ( 资源占用：46 个 I/O & ~211 个 LE) 下载 (ZIP) AN 499：使用 MAX II CPLD 实现移动 SDRAM 接口 (PDF) 实现移动 DRAM 器件的接口 ( 资源占用：85 个 I/O & ~138 个 LE) 下载 (ZIP) AN 500：使用 MAX II CPLD 实现 NAND 闪存接口 (PDF) 实现 NAND 闪存器件的接口 ( 资源占用：13 个 I/O & ~11 个 LE) 下载 (ZIP) AN 502： MAX II CPLD 实现 SMBus 控制器 (PDF) 实现 SMBus 控制器 ( 资源占用：24 个 I/O & ~896 个 LE) 下载 (ZIP) AN 485： MAX II CPLD 中的串行外设接口 (SPI) 主机 (PDF) 实现 SPI 主机 ( 资源占用： 25 个 I/O & ~68 个 LE) 下载 (ZIP) AN 488：使用 MAX II CPLD 实现步进电机控制器 (PDF) 实现步进电机控制器 ( 资源占用：8 个 I/O & ~59 个 LE) 下载 (ZIP) AN 489：使用 MAX II 器件中的 UFM (PDF) 通过 I2C 接口使用 MAX II 用户闪存 ( 资源占用：4 个 I/O & ~124 个 LE) 下载 (ZIP) 注释: 此设计不包含ModelSim® 和测试基准文件。 表 3.  MAX II/G/Z 功耗管理和各种逻辑设计实例 设计名称 说明 文档和设计文件 AN 491：使用 MAX II CPLD 自动启动 (PDF) 自动启动和停止 MAX II 动态工作，降低功耗 ( 资源占用： 8 个 I/O & ~45 个 LE) 下载 (ZIP) AN 493：使用 MAX II CPLD 实现 I2C 电池电量计接口 (PDF) 使用 I2C 接口，远程监视电池电量状态 ( 资源占用： 34 个 I/O & ~107 个 LE) 下载 (ZIP) AN 496：使用 MAX II CPLD 的内部振荡器 (PDF) MAX II 用户闪存块中的振荡器用作时钟资源 ( 资源占用： 17 个 I/O & ~41 个 LE) 下载 (ZIP) AN 498：使用 MAX II CPLD 的自动启动和停止功能来闪烁 LED (PDF) 使用自动启动和停止功能来闪烁 LED ( 资源占用： 3 个 I/O & ~20 个 LE) 下载 (ZIP) AN 501：使用 MAX II CPLD 实现脉冲宽度调制 (PDF) 使用 MAX II 用户闪存块振荡器来实现脉冲宽度调制 ( 资源占用： 8 个 I/O & ~52 个 LE) 下载 (ZIP) AN 490： MAX II CPLD 实现电压电平转换器 (PDF) 实现混合电压环境中需要的电压电平转换功能 ( 资源占用： 16 个 I/O & 0 个 LE) 下载 (ZIP) 表 4. 其他 MAX II 设计实例 设计名称 说明 详细信息 设置 CFI 闪存和配置 FPGA 使用 MAX II 并行闪存加载程序来设置 CFI 闪存或者配置 FPGA AN 386：通过 Quartus II 软件使用并行闪存加载程序 (PDF) LED 驱动器 在 MAX II 器件中实现 LED 驱动器 AN 286：在 MAX & MAX II 器件中实现 LED 驱动器 (PDF) 功耗管理控制器 在便携式应用中，使用 MAX II 器件进行功耗管理 AN 422：使用 MAX II CPLD 实现便携式系统的功耗管理 (PDF) 表 5 中的 MAX II 和 MAX 设计实例按功能进行了划分。请点击设计输入方法，了解这些设计实例。 表 5. Quartus II 或者 MAX+PLUS II 软件的 MAX II 和 MAX 设计实例 总线和 I/O 功能 设计输入方法 关断设计 图形编辑器 模拟键盘编码器 图形编辑器 微控制器 I/O 扩展器 Verilog HDL 16 x 16 交叉点开关 Verilog HDL 定制 4 端口交叉点开关 Verilog HDL 参数化三态总线 (lpm_bustri) AHDL 图形编辑器 三态总线连接至双向总线 AHDL 图形编辑器 三态总线转换为复用器 AHDL 图形编辑器   Altera 器件中的三态总线 图形编辑器 VHDL 三态例化 Verilog HDL 双向总线 VHDL 双向引脚 Verilog HDL 逻辑 设计输入方法 参数化复用器 (lpm_mux) AHDL   图形编辑器 例化 DFFE Verilog HDL   VHDL 使用 (lpm_dff) 例化 DFF VHDL 线性反馈移位寄存器 图形编辑器 同步状态机 Verilog HDL 算法功能 设计输入方法 参数化计数器 (lpm_counter) AHDL   Verilog HDL 动作计数器 Verilog HDL 超前进位加法器 VHDL 并行加法器 VHDL 递减计数器 VHDL 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。