文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品       MAX/MAX II       Stratix/Stratix GX       Nios II     功能       算法       存储器       总线及I/O       逻辑       接口与外设       DSP       通信       PLL & Clocking     设计输入方法       Quartus II软件工程       Tcl       VHDL       Verilog HDL       C Code 范例       DSP Builder       TimeQuest    片内调试     仿真工具       Mentor Graphics ModelSim       Cadence NCsim       Synopsys VCS     旧范例       图形编辑器       AHDL

主页 > 支持 > 设计范例 > TimeQuest 打印此页 订阅电邮新闻 TimeQuest设计实例 这些设计实例介绍了怎样为TimeQuest时序分析器约束不同类型的电路。 基本SDC实例 该实例介绍了您可以使用的最简单SDC文件，对设计中的所有时钟、输入通道和输出通道进行约束。 多周期排除 该实例介绍了怎样使用SDC命令进行多周期排除。它含有一个简单的电路，该电路带有两个多周期排除。 约束生成时钟 您必须约束设计中的生成时钟。该实例介绍了怎样约束两分频时钟，以及锁相环(PLL)生成时钟。 时钟多路复用实例 该实例介绍了怎样约束设计中的多路复用时钟。 约束最大斜移 该实例介绍了约束时钟输出端口和片外驱动数据总线比特之间斜移的一种方法。 基本源同步输出 该实例介绍了采用生成时钟和Altera® -specific -reference_pin选项，约束简单源同步输出的两种方法。 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。