这些设计实例介绍了怎样为TimeQuest时序分析器约束不同类型的电路。
基本SDC实例
该实例介绍了您可以使用的最简单SDC文件，对设计中的所有时钟、输入通道和输出通道进行约束。
多周期排除
该实例介绍了怎样使用SDC命令进行多周期排除。它含有一个简单的电路，该电路带有两个多周期排除。
约束生成时钟
您必须约束设计中的生成时钟。该实例介绍了怎样约束两分频时钟，以及锁相环(PLL)生成时钟。
时钟多路复用实例
该实例介绍了怎样约束设计中的多路复用时钟。
约束最大斜移
该实例介绍了约束时钟输出端口和片外驱动数据总线比特之间斜移的一种方法。
基本源同步输出
该实例介绍了采用生成时钟和Altera® -specific -reference_pin选项，约束简单源同步输出的两种方法。
