Quartus II软件5.0中的关键问题
Quartus® II 软件5.0中发现了一个问题。在某些特定条件下，对于CycloneTM、Cyclone II、Stratix®、Stratix II 和 Stratix GX 器件系列，该问题会导致一小部分使用ALTSYNCRAM宏功能的设计运行结果与用户预期出现差异。其他器件系列不受影响。该问题出现在所有操作系统下的Quartus II软件中，以及免费的Quartus II网络版软件中。Quartus II软件4.2及其早期版本不受该问题的影响。本页面旨在向您通告该问题，并提供修复说明。Altera已经纠正了该问题，现在可提供安装补丁。
该问题是怎样影响我的设计的？
Quartus II软件5.0的所有平台，包括免费的网络版，在ALTSYNCRAM实现上出现了问题——wren信号可能会连接至Vcc，而不是用户期望的GND。该问题仅在以下所有条件出现时才发生：
- 设计目标为Cyclone、Cyclone II、Stratix、Stratix II、Stratix GX器件，且
- ALTSYNCRAM实现为简单双端口模式（一个读端口，一个写端口），且
- 存储器初始内容经过规定（来自MIF或者HEX文件），且
- 写使能信号（"wren"）直接连接至GND，且
- 没有使用时钟使能信号（"enable"），且
- 没有使用写地址停止信号（"wr_addressstall"）
如果该问题影响我的当前设计，怎样才能检测到？
该问题在仿真过程中不会显现，只能在电路中检测到。即使将写使能信号连接至GND，也不能象ROM那样使用RAM电路。MIF或者HEX文件中规定的初始数据将可能会被覆写。
我怎样修复该问题？
选择ALTSYNCRAM的ROM模式工作可以修复该问题，其效果与设计人员将写使能信号直接连接至GND相同。现在可以使用补丁来修复在ALTSYNCRAM所有工作模式下出现的
在SP2中已经修复了该问题。SP2还含有其他特性和增强功能。Quartus II网络版软件用户应下载并安装Quartus II网络版软件5.1来修复该问题。
请使用下表为您的安装下载正确的软件补丁或者软件版本。表1适用于订购用户，表2适用于网络版用户。
表1含有Quartus II软件5.0 SP2下载。
表2含有Quartus II网络版软件5.1的一个单下载文件和Nios II嵌入式处理器评估版的一个单下载文件。
|
文档资料
> 
